03级计算机组成原理本科期末试题a带答案史岚.docx

1、03级计算机组成原理本科期末试题a带答案史岚总分一二三四五六七 密封线 东北大学考试试卷（A卷答案） 20042005学年第1学期课程名称：计算机组成原理 三、（20分）简要回答下列问题 四、（12分）一个组相联Cache由64个存储块组成，主存由8192个存储块组成；每组包含4个块，每块由32个字组成，存储器按字编址。要求：（1）求主存地址有多少位？Cache地址有多少位？其地址映射是几路组相联？（2）计算主存地址格式中，区号、组号、组内块号和块内地址字段的位数各是多少。解答：（1）主存地址为18位，Cache地址为11位，其地址映射为4路组相联。（2）区号 组号 组内块号 块内地址 7位

2、4位 2位 5位 六、（15分）已知某机有四级中断A、B、C、D，其中断响应优先级由高到低依次为ABCD。现在为了调整各级中断的处理次序，用软件修改各级中断的屏蔽字如左下表所示，其中“1”表示中断屏蔽，“0”表示中断开放。问：（1）按此表改变后的中断处理次序是怎样的？（2）当CPU运行用户程序的某时刻t（见右下图中的标示），A、B、C、D四级中断请求同时出现，请在右下图中画出CPU运行程序的轨迹。 XX文库 - 让每个人平等地提升自我各级中断处理程序及用户程序的屏蔽字 CPU运行 屏蔽字中断处理程序 A B C D A级中断处理程序 1 1 0 1 A级中断处理程序B级中断处理程序 0 1 0 0 C级中断处理程序 1 1 1 1 B级中断处理程序 D级中断处理程序 0 1 0 1用户程序 0 0 0 0 C级中断处理程序 解答：（1）改变后的中断处理次序是CADB。（2）见右图。 D级中断处理程序 用户程序 时间T A、B、C、D 四级中断请求同时出现 时刻t 图中：IR指令寄存器，PC程序计数器（在PC+1信号控制下完成自增计数），M主存（受读、写信号控制），MAR存储器地址寄存器，MDR存储器数据寄存器，R0、R1、R2、R3通用寄存器，X、YALU的输入寄存器。