1、开发系统指导书KHF-5型 CPLD/FPGA实验开发系统（一）、系统概述实验箱由主板和下载板组成，能够满足工科院校开设CPLD/FPGA课程的实验需要，同时也可用作CPLD/FPGA应用系统。编辑方式有图形编辑，文本编辑，波形编辑，混合编辑等方式， 硬件描述语言有AHDL，VHDL，Verilog-HDL等语言。配有模拟可编程器件ispPAC器件系列，突破传统的EDA实验箱一般只做数字电路实验的模式，用户可以在实验箱上通过模拟可编程器件进行模拟电子的开发训练。实验箱配有10个数码管，（包括6个并行扫描数码管和4个串行扫描数码管）。个数据开关，4个脉冲开关，数据开关和脉冲开关可配合使用，也可单
2、独使用。 AD转换，采用双A/D转换，有常规的8位AD转换器ADC0809，还可以配置位数较高，速度较快的12位AD转换器MAX196。DA转换器，采用高速DA芯片0800。通用小键盘，本实验箱提供16个微动开关（4X4），可方便的进行人机交互。具有单片机扩展槽，由于实验箱上的所有资源（如数码管、数据开关、小键盘等）都可以借用，因此通过此扩展槽可以开发单片机及单片机接口实验。 外围扩展口，为了便于开发，本实验箱还预留一个40PIN的扩展槽，用以与外围电路的联接。下载板采用CPLD/FPGA芯片，具有芯片集成度高、内部资源丰富、用户可用引脚多等显著优点，不易出现芯片内部资源尚有空余而芯片引脚已用
3、完的情况。 CPLD/FPGA下载板上包含断电芯片功能保持功能，并带有COM1、COM2、COM3、COM4四个50脚的插针，使下载板易于与主板连接起来。下载板上也可作为应用板使用。本实验装置在PC机上还配有一个专用下载程序（CPLDDN4），供用户下载程序。当串行通信电缆分别与下载板和PC机相连后，通过此界面可以实现在MAX+PLUS下编写的电路（如图形、波形、AHDL语言、VHDL语言编写的电路）进行下载、写EEPROM和读EEPROM。具有VGA接口、USB接口、PS/2接口、语音接口。实验箱配有12864字符型液晶屏一块。（二）、硬件结构及原理图本实验箱由实验板和下载板两部分组成。下载
4、板可以和主板配合完成数字电路及CPLD/FPGA的各种开发和实验,也可以单独做实际应用的应用板。且具有模拟可编程下载板、VGA/PS2接口板、USB接口板、点阵显示板。1时钟源 图1-20 50MHz信号源本实验箱CPLD/FPGA芯片由50MHz晶振提供振荡频率，接至P183管脚。为了方便操作，还为系统提供了约1Hz1MHz连续可调的时钟信号，接至CPLD/ FP GA 的P78脚，通过调节短路夹J1和J2来改变其输出频率值。22.1184MHz的时钟信号接于CPLD/FPGA的80脚(P80)。 图1-21 可调信号源2输入开关本实验箱中有个数据开关（SW1SW16），4个脉冲开关（KP1
5、KP4）。在通常状态下数据开关和脉冲开关为低电平。数据开关和脉冲开关可配合使用，也可单独使用。若二者配合使用，在数据开关为低电平时，按下脉冲开关则产生一个高电平脉冲；在数据开关为高电平时，按下脉冲开关则产生一个低电平脉冲。其中个数据开关与CPLD/FPGA的管脚的连接情况依次为:SW1-P103，SW2-P104，SW3-P111，SW4-P112，SW5-P113，SW6-P1114，SW7-P115，SW8-P116，SW9-P119，SW10-P120，SW11-P121，SW12-P122，SW13-P125，SW14-P126，SW15-P127，SW16-P128。同时与数据开关和
6、CPLD/FPGA相应引脚相连的还有16个LED发光二极管，可以作为输出使用。在作为输出时，不论数据开关和脉冲开关为高电平还是低电平，均不影响其状态。 图1-22 脉冲开关 脉冲开关（KP1KP4）与CPLD/FPGA的管脚的连接情况依次为P103, P10 4 , P111, P112与数据开关SW1SW4复用CPLD/FPGA管脚。脉冲开关经RS触发器去抖动之后，便可实现在数据开关为高电平时产生一个负脉冲，在数据开关为低电平时产生一个正脉冲。此电路适合作计数器，暂存器的脉冲输入。3数码管显示本实验箱有0个数码管（SEG1SEG10），采用共阴极段LED显示。其中SEG1SEG2采用静态显示
7、方式，SEG3SEG10采用动态扫描显示方式。数码管SEG1SEG10与CPLD/FPGA的对应管脚接法为： 图1-24 数码管显示原理图SEG1(a,b,c,d,e,f,g,p)P161(D4), P162(D5), P163, P164(D6), P166(D7), P167, P168, P169。SEG2(a,b,c,d,e,f,g,p)P170,P172,P173,P174,P175,P176,P177,P179。其中P16 9 、P179分别接到两个数码管的小数点上。其中SEG1、SEG2的段输入端分别与个LED发光二极管相连且同时显示。LED发光二极管在实验箱上的标志为D17D3
8、2分别对应P161(D4),P162(D5),P163,P164(D6),P166(D7),P167,P168,P169, P170, P172, P173, P174,P175,P176,P177,P179。 图1-25 串行扫描数码管原理图 图1-26 串行扫描数码管74138片选原理图SEG3SEG10的共阴公共端G经74138译码并反相后分别与CPLD/FPGA的对应管脚相连，74138的A、B、C三个输入端分别接到CPLD/FPGA的P108、P186、P187管脚，由其控制各位分时选通，动态扫描。SEG3SEG10(a,b,c,d,e,f, g,p)的各段与CPLD/FPGA引脚的
9、对应关系为：P189、P190、P191、P192、P193、P195、P196、P197。如图1-26所示。4AD转换本实验箱AD转换采用双A/D转换，有8位AD转换器ADC0809与12位AD转换器MAX196。对于ADC0809只使用了一路模拟量输入IN-1，其余个模拟量输入端均接到扩展槽COM5。用户可最多实现7路模拟量分时输入。ADD-A,ADD-B,ADD-C为可选择地址，分别接到CPLD/FPGA的对应管脚P36 , P37,P38 START（启动信号）与ALE（地址锁存信号）均接到CPLD/FPGA的对应管脚P1 9。时钟CLOCK端接到CPLD/FPGA的对应管脚P40。E
10、OC（转换结束信号）接到CPLD/FPGA的对应管脚P39,Enable接对应的管脚P17。8位数字量输出端由低（ls b28）到高（msb21）分别接到CPLD/FPGA的对应管脚P24，P25，P26，P27 P28，P29，P30，P31。对于MAX196，其VDD接外电源VCC（+5V），WR写端接P25，RD读端接P24，INT端接P19，6路输入与ADC0809复用，12位输出（D0D12）分别接P26,P27,P28,P29,P30,P31,P36,P37, P38, P39, P40,P41。用户可以随意的使用任意一种。 图1-27 A/D转换器0809 图1-28 A/D转换
11、器MAX1965DA转换实验箱DA转换器DAC0800，参考电压为VCC（5V），数字量由CPLD/ FPGA输入到DAC0800的DI0-DI7，与CPLD/FPGA管脚的对应关系为：P132DI0，P133DI1，P134DI2，P135DI3，P136DI4，P139DI5，P140DI6，P141PDI7，P16CS。模拟量输出经J3（COM2）输出。 图1-29 D/A1转换器DAC0800 图1-30 D/A2转换器DAC0800 6单片机扩展槽及外扩槽在主板上留有一个模拟单片机扩展槽，用于CPLD/FPGA模拟单片机之用，其与CPLD/FPGA的接口分别为，P0.0P0.7(39
12、32)，对应于P44，P45，P46，P47，P53，P54，P55，P56；P1.0P1.7(18)，对应于P57，P58，P60，P61，P62，P63，P64，P65；P2.0P2.7(2128)，对应于P75，P74，P73，P71，P70，P69，P68，P67；P3.0P3.7(1017)，对应于P83，P85，P86，P87，P88，P89，P90，P92；PSEN脚对应于P194，ALE脚对应于P79；RST脚对应于P18。7RS232接口 TXD（PC）接到RXD（CPLD/FPGA）的P182； RXD（PC）接到TXD（CPLD/FPGA）的P93。8RS485接口 RS
13、485的DI、RD分别接CPLD/FPGA的P167、P169管脚，DE、RE并联后与CPLD/FPGA的P168相连。 图1-31 MAX487原理图9键盘 4X4键盘的接口电路如图1-32所示：CPLD/FPGA的P120、P121、P122、P125管脚作为扫描码输出，分别接到键盘的输入端，键盘的查询输出接到CPLD/FPGA的P126、P127、P128、P131四个管脚上。 图1-32 键盘接口示意图10扩展接口 图1-33 单片机接口图(一)40PIN的扩展槽COM6：为了外扩使用，在主板上设置有一个40PIN的扩展槽COM6，该扩展槽与标准的51单片机仿真机接口兼容,其接口定义如
14、下：1-PO57、2-VCC、3-PO58、4-PO44、5-PO60、6-PO45、7-PO61、8-PO46、9-PO62、10-PO47、11-PO63、12-PO53、13-PO64、14-PO54、15-PO65、16-PO55、17-P18、18-PO56、19-PO83、20-VCC、21-PO85、22-P79、23-PO86、24-PO93、25-PO87、26-PO67、27-PO88、28-PO68、29-PO89、30-PO69、31-PO90、32-PO70、33-PO92、34-PO71、35-XTAL2、36-PO73、37-XTAL1、38-PO74、39-GND、40-PO75。其中POXX表示CPLD/FPGA的管脚经过电阻后与扩展口相连。 图1-34 单片机接口图（二）PS2接口：图1-35 PS2接口图26PIN的扩展槽COM5：其与CPLD/FPGA对应的管脚在主板上已标明，此扩展槽可供用户根据自己的需要使用，。图1-36 26PIN_COM5接口图 图1-37 26PIN_COM5接口匹配电阻功放部分电路： 图1-38 功放电路示意图音频前项通道部分电路： 图1-39 电压处理 图1-40 双声道及话筒前置处理电路
