1、CP为时钟脉冲输入端。CC40194有5种不同操作模式：即并行送数寄存，右移（方向由Q0Q3），左移（方向由Q3Q0），保持及清零。S1、S0和端的控制作用如表71。表71功能输 入输 出CPS1S0SRSLDOD1D2D3Q0Q1Q2Q3清除送数1abcd右移DSR左移DSL保持 2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。（1）环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图72所示，把输出端 Q3 和
2、右移串行输入端SR 相连接，设初始状态Q0Q1Q2Q31000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100001000011000 ，如表72所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图72 电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。 表8223图 72 环形计数器 如果将输出QO与左移串行输入端SL相连接，即可达左移循环移位。（2）实现数据串、并行转换 串行/并行转换器串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。图73是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/
3、并行数据转换电路。图73 七位串行 / 并行转换器电路中S0端接高电平1，S1受Q7控制，二片寄存器连接成串行输入右移工作模式。Q7是转换结束标志。当Q71时，S1为0，使之成为S1S001的串入右移工作方式，当Q70时，S11，有S1S010，则串行送数结束，标志着串行输入的数据已转换成并行输出了。串行/并行转换的具体过程如下：转换前，端加低电平，使1、2两片寄存器的内容清0，此时S1S011，寄存器执行并行输入工作方式。当第一个CP脉冲到来后，寄存器的输出状态Q0Q7为01111111，与此同时S1S0变为01，转换电路变为执行串入右移工作方式，串行输入数据由1片的SR端加入。随着CP脉冲
4、的依次加入，输出状态的变化可列成表73所示。 表73 Q4Q5Q6Q7说明清零dO右移操作七次d1d04d25d36d47d58d69由表73可见，右移操作七次之后，Q7变为0，S1S0又变为11，说明串行输入结束。这时，串行输入的数码已经转换成了并行输出了。当再来一个CP脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了准备。 并行/串行转换器并行/串行转换器是指并行输入的数码经转换电路之后，换成串行输出。图74是用两片CC40194（74LS194）组成的七位并行/串行转换电路，它比图73多了两只与非门G1和G2，电路工作方式同样为右移。图74 七位并行 / 串行转换器寄存器清
5、“0”后，加一个转换起动信号（负脉冲或低电平）。此时，由于方式控制S1S0为11，转换电路执行并行输入操作。当第一个CP脉冲到来后，Q0Q1Q2Q3Q4Q5Q6Q7的状态为0D1D2D3D4D5D6D7，并行输入数码存入寄存器。从而使得G1输出为1，G2输出为0，结果，S1S2变为01，转换电路随着CP脉冲的加入，开始执行右移串行输出，随着CP脉冲的依次加入，输出状态依次右移，待右移操作七次后，Q0Q6的状态都为高电平1,与非门G1输出为低电平，G2门输出为高电平,S1S2又变为11，表示并/串行转换结束，且为第二次并行输入创造了条件。转换过程如表74所示。表74 串 行 输 出D4D5D6D
6、7中规模集成移位寄存器，其位数往往以4位居多，当需要的位数多于4位时，可把几片移位寄存器用级连的方法来扩展位数。 三、实验设备及器件 1、 5V直流电源 2、 单次脉冲源 3、 逻辑电平开关 4、 逻辑电平显示器5、 CC401942（74LS194） CC4011（74LS00） CC4068（74LS30）四、实验内容1 、测试CC40194（或74LS194）的逻辑功能按图75接线，、S1、S0、SL、SR、D0、D1、D2、D3分别接至逻辑开关的输出插口；Q0、Q1、Q2、Q3接至逻辑电平显示输入插口。CP端接单次脉冲源。按表75所规定的输入状态，逐项进行测试。图75 CC40194逻
7、辑功能测试（1）清除：令0，其它输入均为任意态，这时寄存器输出Q0、Q1、Q2、Q3应均为0。清除后，置1 。 （2）送数：S1S01 ，送入任意4位二进制数，如D0D1D2D3abcd，加CP脉冲，观察CP0 、CP由01、CP由10三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP脉冲的上升沿。（2）右移：清零后，令1，S10，S01，由右移输入端SR 送入二进制数码如0100，由CP端连续加4个脉冲，观察输出情况，记录之。 （4） 左移：先清零或予置，再令1，S11，S00，由左移输入端SL 送入二进制数码如1111，连续加四个CP脉冲，观察输出端情况，记录之。 （5）
8、 保持：寄存器予置任意4位二进制数码abcd，令1，S1S00，加CP脉冲，观察寄存器输出状态，记录之。 2、环形计数器自拟实验线路用并行送数法予置寄存器为某二进制数码（如0100），然后进行右移循环，观察寄存器输出端状态的变化，记入表76中。3、实现数据的串、并行转换（1）串行输入、并行输出按图73接线，进行右移串入、并出实验，串入数码自定；改接线路用左移方式实现并行输出。自拟表格，记录之。（2）并行输入、串行输出按图74接线，进行右移并入、串出实验，并入数码自定。再改接线路用左移方式实现串行输出。表75模 式时钟串 行功能总结D0 D1 D2 D3Q0 Q1 Q2 Q30 0 0 0a b c d1 0 0 01 1 0 01 1 1 01 1 1 11 1 10 1 1 0 0 表76 0
