毕业设计论文数字时钟数字硬件综合设计.docx

毕业设计论文数字时钟数字硬件综合设计.docx

《毕业设计论文数字时钟数字硬件综合设计.docx》由会员分享，可在线阅读，更多相关《毕业设计论文数字时钟数字硬件综合设计.docx（21页珍藏版）》请在冰豆网上搜索。

毕业设计论文数字时钟数字硬件综合设计

武汉工程大学

计算机科学与工程学院

综合设计报告

设计名称：

基础硬件综合设计

设计题目：

数字时钟

学生学号：

专业班级：

学生姓名：

学生成绩：

指导教师（职称）：

（讲师）

完成时间：

武汉工程大学计算机科学与工程学院制

说明：

1、报告中的第一、二、三项由指导教师在综合设计开始前填写并发给每个学生；四、五两项（中英文摘要）由学生在完成综合设计后填写。

2、学生成绩由指导教师根据学生的设计情况给出各项分值及总评成绩。

3、指导教师评语一栏由指导教师就学生在整个综合设计期间的表现、设计完成情况、报告的质量及答辩等方面，给出客观、全面的评价。

4、所有学生必须参加综合设计的答辩环节。

凡不参加答辩者，其成绩一律按不及格处理。

答辩小组成员应由2人及以上教师组成。

5、报告正文字数一般应不少于5000字，也可由指导教师根据本门综合设计的情况另行规定。

6、平时表现成绩低于6分的学生，其综合设计成绩按不及格处理。

7、此表格式为武汉工程大学计算机科学与工程学院提供的基本格式（适用于学院各类综合设计），各教研室可根据本门综合设计的特点及内容做适当的调整，并上报学院批准。

答辩记录表

学生姓名：

学号：

班级：

答辩地点：

J321数字逻辑实验室

答辩内容记录：

答辩成绩

合计

分值

各项分值

评分标准

实际得分

合计得分

备注

25

10

在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。

15

在规定时间内能准确、完整、流利地回答教师所提出的问题。

答辩小组成员（签字）：

年月日

成绩评定表

学生姓名：

学号：

班级：

类别

合计

分值

各项分值

评分标准

实际得分

合计得分

备注

平时表现

10

10

按时参加综合设计，无旷课、迟到、早退、违反实验室纪律等情况。

完成情况

30

20

按设计任务书的要求完成了全部任务，能完整演示其设计内容，符合要求。

10

能对其设计内容进行详细、完整的介绍，并能就指导教师提出的问题进行正确的回答。

报告质量

35

10

报告文字通顺，内容翔实，论述充分、完整，立论正确，结构严谨合理；报告字数符合相关要求，工整规范，整齐划一。

5

课题背景介绍清楚，综述分析充分。

5

设计方案合理、可行，论证严谨，逻辑性强，具有说服力。

5

符号统一；图表完备、符合规范要求。

5

能对整个设计过程进行全面的总结，得出有价值的结论或结果。

5

参考文献数量在3篇以上，格式符合要求，在正文中正确引用。

答辩情况

25

10

在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。

15

在规定时间内能准确、完整、流利地回答教师所提出的问题。

总评成绩

指导教师评语

指导教师：

（签字）日期：

年月日

一、综合设计目的、条件、任务和内容要求：

1）设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

通过本次设计，要求同学们掌握数字钟的工作原理、设计方法，完成简单数字电路的设计；复习巩固逻辑电路及时序电路相关原理、应用知识；进一步学习、掌握各种常用芯片的逻辑功能及使用方法；学习计数器级联设计、数字系统的设计、测试方法。

2）条件

本次设计在数字逻辑实验室进行，为每个小组准备独立的试验台、电源、面包板（可以选用数字逻辑课程实验箱）、万用表、镊子、剪刀、拔线铨、导线若干；提供设计需要的芯片，包括：

晶体震荡器、分频器、计数器、段码管、段码管驱动译码芯片及各种门电路芯片、声光报警芯片及相应的电阻、电容等。

教师提供设计思路概要（见附件9_1综合设计详细指导说明）

3）任务和要求

（1）设计指标

①以12/24小时计时制显示时、分、秒；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号；

②具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

③计时过程具有报时功能，当时间到达整点前10秒进行报时（选做）。

（2）设计要求

①画出电路原理图；

②元器件及参数选择；

③系统设计、调试与分析。

（3）制作要求

1-4人为一个小组，设计、装配系统，完成设计题目，并能发现问题和解决问题。

（4）编写设计报告

依照给定模板完成设计报告，要求体现自己的工作、收获和思考。

二、进度安排：

14周周一自由分组、查阅资料，确定初步设计计划。

14周周二~周三学生学习相关知识，确定设计方案，完成秒计时的显示。

14周周四~周五完成分、时计时显示。

15周周一~周二完成校时、校分电路及闹钟电路的设计

15周周三~周四系统总体测试、改进。

写报告

15周周五答辩

三、应收集资料及主要参考文献：

《数字逻辑与数字系统》，王永军、李景华主编，电子工业出版社

《数字逻辑》，欧阳星明主编，华中科技大学出版社

《数字逻辑与数字系统》，白中英编著，科学出版社

《电子技术基础》，康华光编著，华中科技大学出版社

《数字电子技术基础》阎石主编，清华大学电子学教研组编

四、摘要：

电子钟作为一种定时工具被广泛的使用在生产生活的各方面。

人类最初依靠太阳的角度来进行定时，所以受天气的影响比较大，为了克服依靠自然现象定时的缺点人们发明的机器钟表，电子钟表一系列的定时工具。

而电子钟表具有价格便宜，质量轻，定时误差小等优点，被广泛的应用在生产，生活的各个方面。

由于电子钟的能提供精确又被广泛的运用在测量之中。

此数字电子钟采用74160集成块作为计时模块，用7448作为译码器，8段数码显示管作为显示工具。

其设计的产品可以广泛的用于公共场所，匾额装饰，以及教学等方面。

关键字：

电子钟；计时；译码器

五、Abstract：

Electronicclockasaregulartoolsarewidelyusedintheproductionofallaspectsoflife.humaninitiallyonthesunpointforregular,sobyweatherlarger,inordertoovercomerelyonnaturalphenomenaregularshortcomingspeopleinventionmachineclock,electronicwatchaseriesofregulartool.andelectronicclockwithcheap,qualitylight,regularsmall,advantageserror,waswidelyusedinproduction,allaspectsoflife.becauseelectronicclocktoprovideaccurateandwidelyutilizationinthemeasuringamong.thisnumberelectronicclockwith74160chipsetastimemodule,with7448asneeded,8paragraphdigitaldisplaytubeasshowtool.thedesignproductscanextensivememorialforpublicplaces,andteachingdecoration,etc.

Keyword:

electronicclock;time;decoder

目录

摘要II

AbstractII

第一章数字钟1

1.1概念1

1.2分类1

1.3用途和功能1

第二章设计方案2

2.1设计原理2

2.2设计目的2

2.3设计方案2

2.3.1方案2

2.3.2设计方案图2

2.4电路设计3

第三章芯片介绍及详细设计5

3.1芯片介绍5

3.1.174LS1605

3.1.274LS486

3.1.374LS007

3.1.474LS117

3.2总线路图8

总结10

致谢11

参考文献12

摘要

电子钟作为一种定时工具被广泛的使用在生产生活的各方面。

人类最初依靠太阳的角度来进行定时，所以受天气的影响比较大，为了克服依靠自然现象定时的缺点人们发明的机器钟表，电子钟表一系列的定时工具。

而电子钟表具有价格便宜，质量轻，定时误差小等优点，被广泛的应用在生产，生活的各个方面。

由于电子钟的能提供精确又被广泛的运用在测量之中。

此数字电子钟采用74160集成块作为计时模块，用7448作为译码器，8段数码显示管作为显示工具。

其设计的产品可以广泛的用于公共场所，匾额装饰，以及教学等方面。

关键字：

电子钟；计时；译码器

Abstract

Electronicclockasaregulartoolsarewidelyusedintheproductionofallaspectsoflife.humaninitiallyonthesunpointforregular,sobyweatherlarger,inordertoovercomerelyonnaturalphenomenaregularshortcomingspeopleinventionmachineclock,electronicwatchaseriesofregulartool.andelectronicclockwithcheap,qualitylight,regularsmall,advantageserror,waswidelyusedinproduction,allaspectsoflife.becauseelectronicclocktoprovideaccurateandwidelyutilizationinthemeasuringamong.thisnumberelectronicclockwith74160chipsetastimemodule,with7448asneeded,8paragraphdigitaldisplaytubeasshowtool.thedesignproductscanextensivememorialforpublicplaces,andteachingdecoration,etc.

Keyword:

electronicclock;time;decoder

第一章数字钟

1.1概念

数字钟是一种用数字电路技术实现时、分、秒计时的钟表。

与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，已得到广泛的使用。

数字钟的设计方法有许多种，例如可用中小规模集成电路组成电子钟，也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟，还可以利用单片机来实现电子钟等等。

这些方法都各有其特点，其中利用单片机实现的电子钟具有编程灵活，以便于功能的扩展。

1.2分类

（1）单片数字钟

近年来随着计算机在社会领域的渗透和大规模集成电路的发展，单片机的应用越来越普及了，并且由于它具有功能强，体积小，功耗低，价格便宜，工作可靠，使用方便等特点，使单片机在电子和一些自动化行业中应用也越来越广泛了。

数字钟的组成模块主要由一个AT89C51单片机模块、用于放大信号来驱动数码管显示的SN74LS244N、用于显示时间的数码管显示模块、还有用于复位的按键部分，还有电源等部分组成。

（2）多功能数字钟

（一）基本功能：

1.计时要12翻1，分，秒60进制。

2.准确计时，以数字形式显示时分秒的时间。

3.校正时间。

（二）扩展功能：

1.定时控制。

2.仿广播电台报时功能。

3.自动整点报时。

4.触摸整点报时。

（三）音乐功能：

到点会自动报时，有音乐享受。

1.3用途和功能

基本用途

可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。

这些方法都各有其特点，其中利用单片机实现的电子钟具有编程灵活，并便于功能的扩展，很精确。

由于电子钟一直是跳动的，所以最好选择方形的。

增值功能

从相应管脚引出接线，加装机械或电子继电器，可以精确定时，即有定时功能。

可以触动收音机或闹音喇叭。

提供增值功能。

第二章设计方案

2.1设计原理

数字电子钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时等附加功能。

因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器，校时电路、和振荡器组成。

干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用振荡器加分频器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。

2.2设计目的

1.显示时、分、秒。

采用24小时制。

2.制作、调试出一个具有直流电源、简易信号源及用“时”“分”“秒”的数字钟系统

3.具有校时功能，可以对小时和分单独校时

2.3设计方案

2.3.1方案

首先构成一个CB555定时器产生震荡周期为一秒的标准秒脉冲，由74LS161采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。

使用CB555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。

使用74LS48为驱动器，共阴极数码管作为显示器。

2.3.2设计方案图

数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1Hz时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

数字钟主要由5个部分构成：

1）晶体震荡电路加分频器，产生1Hz的方波信号；

2）计数器级联，构成12/24、60计数器；

3）显示电路，主要由LED段码管和译码启动电路构成；

4）校时、校分电路，用于设置正确的时间；

5）报时电路。

图2—1设计方案

2.4电路设计

1）60进制秒计数器 

用两个74160芯片、两个7448译码与数码显示器连接成六十进制的秒计数器，时钟源提供秒脉冲，连接图如下：

图2—2秒电路

2）60进制分计数器 

用两个74160芯片、两个7448译码与数码显示器连接为六十进制的分钟计数器，通过[M]开关进行对分钟的校对，当在59秒时在来一个秒脉冲分钟向前进一，秒清零重新计时，如下图所示。

图2—3分电路

3）24进制小时计数器 

用两个74160芯片、两个译码与数码显示器连接成十二/二十四进制的时计数器，通过开关[o]对小时进行校对，开关[p]是十二进制与二十四进制间的切换，当在59分59秒时再来一个秒脉冲小时向前进一，分钟和秒同时清零重新计时，在小时进位的同时报时灯亮说明进行了整点报时功能，连接图如下图。

图2—4时电路

第三章芯片介绍及详细设计

3.1芯片介绍

主要涉及芯片为74LS160,74LS48，74LS00以及74LS11等。

3.1.174LS160

74LS160功能：

十进制计数器

160的清除端是异步的。

当清除端/MR为低电平时，不管时钟端CP状态如何，即可完成清除功能。

160的预置是同步的。

当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0－Q3与数据输入端P0－P3一致。

对于74160，当CP由低至高跳变或跳变前，如果计数控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而74LS160无此种限制。

160的计数是同步的，靠CP同时加在四个触发器上而实现的。

当CEP、CET均为高电平时，在CP上升沿作用下Q0－Q3同时变化，从而消除了异步计数器中出现的计数尖峰。

对于74160，只有当CP为高电平时，CEP、CET才允许由高至低电平的跳变，而74LS160的CEP、CET跳变与CP无关。

160有超前进位功能。

当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。

在不外加门电路的情况下，可级联成N位同步计数器。

对于74LS160，在CP出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。

原理说明：

本电路是由4个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。

有选通的零复位和置9输入。

特点：

（1）用于快速计数的内部超前进位

（2）用于n位级联的进位输出

（3）同步可编程序

（4）有置数控制线

（5）二极管箝位输入

（6）直接清零

（7）同步计数

典型参数：

f工作频率=32MHz

Pd=93mW

图3—174160逻辑图

图3—274160结构图

3.1.274LS48

74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。

如图3—3，图3—4，图3—5.

图3—37448引脚图图3—4引脚功能图

图3—57448译码功能图

3.1.374LS00

74LS00是4重2输入与非门集成电路。

图3—67400功能图图3—77400管脚排列

3.1.474LS11

74LS11，3输入端与门，1A-3A输入端，1B-3B输入端，1C—3C是输入端，1Y和2Y输出端。

其逻辑图和引脚图分别如下。

图3—87411功能图图3—97411管脚排列

3.2总线路图

由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可。

总线路图如图3—10.

图3—10总线路图

总结

这次的数字钟课程设计时间是两个星期时间，而且每天的设计是安排在晚自习时间，从6点半到九点半，因此每天有差不多3个小时的时间在机房设计电路、连接电路。

每一天的时间很充足，能够让我们全身心的投入进这个课程设计。

几乎每一次的设计都有一点小问题，经过分析，总能够找出问题所在，这给了我们很大的空间去学习和分析，所以每一次都有新的收获。

有问题，就会去找问题，去分析种种因素，最后找出问题的关键所在，这时才更加明白这个课程的设计到底是怎样设计的，数字钟这个东西的真正本质，这就是通过这次课程设计学习的最大收获。

总的来说，这是一次很好玩的课程设计，并且这次的课程设计时硬件方面的，更加有利于我们今后在计算机方面的学习。

致谢

这次的课程设计不是一个人能够轻松完成的，因此整个专业被分成了若干组，每个组有2到3人，我非常庆幸我有两个很好的小组成员，他们在这个课程设计中帮了很大的忙，正因为如此，我们很快就做完了这次课程设计。

同时也要感谢学院和老师给了我们这一次的课程设计机会，让我从中学到了许多课堂上都比较难以接受的知识，自己动手做，自己才会更加明白和透彻。

因此，我非常感谢老师和我的成员，让我受益匪浅。

参考文献

[1]《数字逻辑与数字系统》.王永军、李景华主编，电子工业出版社

[2]《数字逻辑》.欧阳星明主编，华中科技大学出版社

[3]《数字逻辑与数字系统》.白中英编著，科学出版社

[4]《电子技术基础》.康华光编著，华中科技大学出版社

[5]《数字电子技术基础》.阎石主编，清华大学电子学教研组编