触发器功耗延时分析.docx
- 文档编号:9912881
- 上传时间:2023-02-07
- 格式:DOCX
- 页数:10
- 大小:367.83KB
触发器功耗延时分析.docx
《触发器功耗延时分析.docx》由会员分享,可在线阅读,更多相关《触发器功耗延时分析.docx(10页珍藏版)》请在冰豆网上搜索。
触发器功耗延时分析
触发器功耗延时分析
研究目标:
分别研究静态和动态D触发器的功耗和延时问题,并选择两款D触发器进行仿真,在不同频率下观察功耗和延时特性。
(1)预备知识:
一、功耗
CMOS电路的功耗分为三个部分:
静态功耗Pstatic、短路功耗Pshort和动态功耗Pdyn。
Ptotal=Pstatic+Pshort+Pdyn
Pstatic来源:
1、关闭晶体管的亚域导通
2、栅氧的隧穿电流
3、反偏二极管的漏流
Pshort来源于PMOS和NMOS同时部分导通。
Pdyn来源开关过程中对负载电容的充放电。
用Pspice对功耗进行仿真的方法:
Pav=1/T*∫idd(t)*Vdd*dt
二、延时
对触发器的延时分析主要是探讨以下三个参数:
1、DC-Q:
时钟端C到输出端Q的传输延时,即tQ-tC。
2、U:
设置时间。
为保证Q能正常输出,数据输入D端前与C端的最小时间。
3、H:
保持时间。
为保证Q能正常输出,C端触发后,D端还需要保持的最小时间。
三、功耗延时积
PDP=Ptotal×DD-Q
其中,DD-Q是D-Q的最小延时。
(2)动态C2MOS触发器仿真分析
一、动态C2MOS触发器电路结构及仿真图
注:
V4,V5分别为数据端和时钟端的激励脉冲源,U1-U4为自建反相器。
U6为自建动态C2MOS触发器。
C1,C2分别等效为前一级的扇出和当前级的扇出。
所有器件工作在5V电压下。
二、DC扫描
输入条件:
Vin由0到5V线性递增,步进0.01V。
各节点响应:
D端:
2.5V开始跳变。
内部X节点:
电压两次下降,最终将到1V左右。
由X节点出储能电容放电引起。
Q端:
由于CLK=‘1’、CLK_N=‘0’,C2MOS后端为反相器使能状态,输出与X节点反向。
三、功耗分析
测试条件:
图3.1D端输入频率:
100MHzCLK端输入频率:
200MHz
响应:
图3.2触发器电源端电流I(U6:
VDD)的响应
图3.3输出平均功耗Pav=1.2897mw
四、延时分析
200MHz下延时分析:
图4.1D端输入频率:
100MHzCLK端输入频率:
200MHz
图4.2Q端输出vsCLK输入
DC-Q=tQ-tC=13.415n-12.592n=0.82ns
图4.3Q端输出vsD端输入
此时,
tQ-tD=13.415-10.366=3.049ns,非最小DD-Q。
D端tr=24.715-22.724=1.99ns
Q端tr=30.854-30.107=0.747ns
250MHz下延时分析:
图4.4D端输入频率:
125MHzCLK端输入频率:
250MHz
图4.5Q端vsCLK端
DC-Q=tQ-tC=10.800n-10.063n=0.74ns
图4.4Q端vsD端
tQ-tD=10.800-8.336=2.47n,VQH=4.5V,VQL=0.21V
400MHz下延时分析:
图4.6QvsCLKvsD
500MHz下:
图4.6QvsCLKvsD
1GHz下:
图4.6QvsCLKvsD
(3)静态改进型C2MOS触发器仿真分析
一、ModifiedC2MOSLatch电路结构及仿真图
二、DC扫描
图3.2.1D端、Q端、Q_N端vsVin
三、功耗分析
图3.3.1200MHz时钟频率下,电流和功耗图
Imax=1.42mA,Pav=1.4mW
四、延时分析
200MHz延时分析
图3.4.1Q端vsCLK端
DC-Q=tQ-tC=23.196n-22.545n=0.65ns
图3.4.1Q端vsD端
tQ-tD=23.196n-20.366n=2.83n,VQH=5V,VQL=0.707V
500MHz延时分析:
1GHz下延时分析
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 触发器 功耗 延时 分析