锁相环与频率合成器实验.docx
- 文档编号:9879888
- 上传时间:2023-02-07
- 格式:DOCX
- 页数:20
- 大小:277.87KB
锁相环与频率合成器实验.docx
《锁相环与频率合成器实验.docx》由会员分享,可在线阅读,更多相关《锁相环与频率合成器实验.docx(20页珍藏版)》请在冰豆网上搜索。
锁相环与频率合成器实验
锁相与频率合成技术
实验指导书覃远年田克纯王吉平编
桂林电子科技大学通信实验中心
2007年9月
实验一锁相环实验
一、实验目的:
1、掌握锁相环路的构成、工作原理、环路部件特征测量;
2、理解并建立二阶环路的线性化相位模型;
3、掌握环路捕捉过程和同步过程,掌握锁相环路工作的物理实质;
4、学会测量一个实际环路的基本性能。
二、实验内容
1、用示波器观察正弦鉴相特性鉴相器的鉴相波形(P404;
2、观察环路接近入锁时刻的差拍波形(P405;
3、改变压控振荡器VCO的控制电压,观察VCO的压控特性(V-f关系;
4、改变环路滤波器LF的参数,观察其对LF的同步范围和捕捉范围的影响;
5、观察环路开环和闭环的时候,各测试点的不同的波形;
三、实验仪器与设备
1、双路稳压电源一台
2、双踪示波器一台
3、信号源一台
4、小平口螺丝刀一把
5、锁相环与频率合成器实验模块一块
四、实验原理
锁相环路实质是一个负反馈的相位差自动调节系统。
1、锁相环路的构成
图1锁相环基本框图
(1鉴相器
鉴相器是相位差转换成电压的变换器(θe/V变换器、相差/电压变换器,它把两个信号U2(t和U1(t的相位进行比较,产主对应于两个信号相位差θe的误差电Ud(t。
图2(a鉴相器模型
图2(b异或门鉴相曲线图2(c数字比相器的鉴频鉴相曲线
如图2的数字比相器,其特性可以理解为:
①对于相位跳变信号,如f1输入已调2PSK信号,f2输入载波信号,则鉴相器的输入输出信号为:
图3f1:
PSK信号
图4f0:
载波信号
图5f1与f0的相差θ
e
图6鉴相器的输出电压Ud
②对于频率跳变信号,如f1输入已调2FSK信号,由高低频率fH、fL组成,f2输入fL信号,则鉴相器的输入输出信号为:
图7f1:
FSK信号
图8f0:
FSK的fL信号
图9f1与f0的相差θ
e
图10鉴相器的输出电压Ud
(2环路滤波器
环路滤波器的作用是滤除误差电压Ud(t中的高频成分和噪声,以保证环路所要求的性能,增加系统的稳定性。
环路滤波器常用的类型有RC积分滤波器,无源比例积分滤波器,有源比例积分滤波器。
(3压控振荡器
VCO的技术指标:
中心频率、频率变化范围、频率稳定度、相位噪声、压控线性度、压控灵敏度。
图11压控振荡器控制电压/输出频率(Uc-ωO特性曲线
2、锁相环的工作原理
锁相环的开环的等效模型可用下图表示:
图12锁相环的开环的等效模型
锁相环的开环模型可以看成相差信息θe到电信号的变换,最后实现电信号到(频率相位信息的反变换。
锁相环的闭环模型可以看成把f0变成了受输出状态控制的信号(f0直接用fout取代,锁相环成为一个引入了大环路负反馈的自动控制系统,闭环模型如下图:
图13锁相环的闭环的等效模型
3、锁相环的稳态信号响应(线性跟踪
从锁相环的开环和闭环等效模型可以看到:
从相位差→误差电压→(频率相位的变换(θe/V/θ变换过程中,经过了Ud→Uc的积分(滤波,还经过压控振荡器的频率量到相位量的积分(滤波变换,锁相环从输入的θe到输出的θ,经过了一次以上的积分(滤波,锁相环对输入的θe信号产生低通滤波的作用。
下面是一个自然谐振频率ωn=2πrad/s(fn=1Hz的二阶环,实测其输入输出波形可得:
图14输入相位(频率变化率为1Hz的信号时的输出情况
图15输入相位(频率变化率为2Hz的信号时的输出情况
图16输入相位(频率变化率为10Hz的信号时的输出情况
输入波形,频率变化率为(1次/秒输入波形的频率变化曲线输入波形的相位变化曲线输出波形,频率变化率为(1次/秒输出波形的频率变化曲线
输出波形的相位变化曲线输入波形,频率变化率为(2次/秒输出波形,频率变化率为(2次/秒输入波形的频率变化曲线输入波形的相位变化曲线输出波形的频率变化曲线
输出波形的相位变化曲线
输出波形的频率变化曲线
输出波形的相位变化曲线输入波形的频率变化曲线输入波形的相位变化曲线输入波形,频率变化率为(10次/秒输出波形,频率不再变化
图17频率、相位变化率不同的输入信号,
其输出信号的频率相位曲线对比
从模型分析与输入输出信号对比可以看出:
①当输入信号的相位变化率≤ωn时,输出信号的频率、相位曲线的变化幅度程度大小与输入基本相同;
②当输入信号的相位变化率>ωn时,输出信号的频率、相位还有变化,但是变化幅度已经被衰减;
③当输入信号的相位变化率>>ωn时,输出信号的频率、相位的变化幅度已经
被衰减到趋于0,输出信号的频率相位可以看成恒定值,等于输入信号的中心频率;
下图是二阶锁相环的闭环频率响应曲线表明,二阶锁相环实际是一个低通滤波器。
图18横坐标表示的是输入信号相位的频谱,而非输入信号电压的频率。
图18锁相环的闭环频率响应曲线
(b输入、输出信号的相位变化曲线对比(a输入、输出信号的频率变化曲线对比
对于1型二阶环系统,锁相环的-3dB带宽可由下式求得:
对于2型二阶环系统,锁相环的-3dB带宽可由下式求得:
4、环路同步过程和捕捉过程
(1所谓同步过程,就是当不稳定因素的影响,使输入信号频率产生缓慢漂移时,环路内所发生的使输出频率继续地锁定在输入频率上的过程。
简言之,同步过程即“环路已锁定,固有频差缓慢增大,输出信号续锁定在输入信号叫上的过程”。
跟踪范围取决干环路所能提供的最大控制频差,即在控制电压范围下,VCO的频率能否所以达到输入信号的频率。
图19同步带测量方框图
同步带的测量可以用图20的测量方法:
环路锁定之后,缓慢提高信号源的输入频率,直到输入输出频率不相等,测出ΔωH;用同样方法测量ΔωL,环路锁定之后,降低信号源的输入频率,直到输入输出频率不相等,测出ΔωL。
图20PLL同步带范围
(2捕捉过程:
环路由失锁进入锁定的过程。
完整的捕捉过程,实际上可分为两段,一段称为“快捕”过程,另一段称为“慢捕”过程,“慢捕”也称“频率牵引”。
捕捉过程,就是由环路初始频差较大,到鉴相、滤波产生的交流电压对VCO实施频率扫描,自动调整VCO与输入频率
相等,即由失锁进入锁定。
5、实验原理框图
(1正弦波乘法鉴相PLL部分(锁相环一
图21乘法鉴相锁相环
(2数字鉴相PLL部分(锁相环二
图22数字鉴相锁相环
五、实验步骤
1、正弦波PLL部分(锁相环一
(1观察差拍波:
观察PLL从失锁到将要锁定的瞬间波形,并记录;
(2观察同步带和捕捉带:
△ωp=f2-f1(捕,△ωh=f2-f1(同;
(3改变“滤波电容调节”开关的位置;改变“鉴相增益调节”开关的位置,观察对环路带宽的影响;
(4测量VCO特性:
“环路姿态”开关置“开环”,示波器探头接在P406。
从P407输入可调的直流电压,分别测量输入直流电压U为1、2、3、4、5、6、7、8V时对应的频率(用示波器测量,并作出U-F关系的表格和曲线。
2、数字鉴相PLL部分(锁相环二
(1锁相环二所需的参考频率是从“频率合成器”部分提取的。
将S301、S302
置“闭环”,调节参考频率的大小,直到环路锁定(将示波器的探头接到P301检测环路的锁定情况,到示波器显示的频率等于数码管显示的频率,并且示波器显示的波形最纯净的时候,环路即为锁定。
测试各关键点的波形:
P305,P307,P308,P310,P311,P312。
(2观察PD的两个输入信号的相移大小:
示波器的两个探头分别接P311和P312,缓慢调节“相移调节”的电位器VR301,用示波器直流档监测P307和P308,观察当相移改变的时候,环路是如何跟踪相移的变化并锁定的。
作出相移角θ和观测到的直流电压U的关系曲线。
(3改变S305、S304的位置,观察环路的变化。
(选做
六、实验报告要求
1、正确画出要求的各种波形和表格;
2、用坐标纸作出VCO的U-f曲线;
3、分析同步带和捕捉带的大小并且说明理由。
七、预习要求
1、认真预习锁相环的基本概念和各部分的原理,以及本实验的相关内容;
2、认真预习本指导书的全部内容;
3、认真复习教材上各种环路滤波器的电路图和幅频特性曲线以及相关内容。
实验二频率合成器实验
一、实验目的:
1、掌握锁相频率合成器的工作原理和主要技术指标;
2、学会测量频率合成器的性能指标;
3、了解PLL频率合成器的电路构成和应用。
二、实验内容
1、观察PLL频率合成器的电路构成;
2、察基准频率、其波形以及基准频率和PD的参考频率的关系;
3、PLL频率合成器主要技术指标的测量;
4、观察PD、LF、VCO等关键点波形,并加以分析。
三、实验仪器与设备
1、双路稳压电源一台
2、双踪示波器一台
3、信号源一台
4、小平口螺丝刀一把
5、锁相环与频率合成器实验模块一块
四、实验原理
1、PLL频率合成器是在PLL的基础上进行的,关于PLL的工作原理,不在重述,只需要介绍一下频率合成器的知识。
(1直接频率合成:
将一个或者多个高精度和高稳定度的频率源,利用混频器、
倍频器、分频器和滤波器实现对频率的四则运算,产生大量的离散频率信号。
直接频率合成方法突出的优点是频率转换时间短、并能产生小数值的频率增量;缺点是:
大量的成本增高、输出的谐波噪声以及寄生频率的干扰很难抑制掉,造成了输出信号的频谱不纯。
这种频率合成器主要用在对于转换时间要求很高的快速通信中。
(2间接频率合成:
有一个高稳定度、高精度的标准频率源,利用PLL内部实现
的,其闭环控制特性就显现出来。
下图所示的PLL中,通过在反馈支路上串接分频器(固定或者可编程分频实现对参考频率rf的倍频。
环路锁定后,Nffr/0=,即有rNff=0。
图1简单锁相频率合成器
改变N的数值就可以实现对参考频率的可变频率。
在实现除法运算的时候,通常不在环路的反馈支路上设置倍频器,而采用前置分频法对参考频率实行固定或者程序分频。
锁相频率合成器的分析与一般的锁相环电路的分析方法是完全相同的,我们只需要把VCO与分频器看成一个整体,组合一个VCOa,这时相当于VCOa的压控灵敏度K0是原来VCO的1/N,随着N取不同的数值,压控灵敏度产生K0产生很大的变化,分析PLL状态的时候,需要对应K0最大、最小值进行分析。
图2锁相频率合成器与一般锁相环电路的关系
我们可以看到:
利用PLL实现的频率合成器,其信号的输出量是直接从VCO获得的,幅度和频谱纯净度很高,尤其是带通滤波器电路插到反馈支路中,PLL锁定后,滤波器的带宽的大小对输出信号的影响几乎没有,这样对滤波器的要求就不高了,最终获得的信号中的寄生频率也就没有了。
2、频率合成器的主要技术指标
(1频率范围:
指的是频率合成器输出的最低频率minof和最高频率maxof之间的变化范围。
(2频率稳定度:
输出的频率稳定度定义为:
T
ff0∆式中:
0f为输出标称频率Tf/∆为单位时间内的频率漂移量,
输出频率的稳定度主要取决于参考频率的稳定度和环路噪声的大小等因素。
环路设计合理时,输出频率的稳定度和参考频率相等或者十分接近。
(3噪声:
频率合成器的输出噪声主要由寄生干扰和相位噪声组成。
集中反映在输出信号的频谱纯度上。
噪声小表现在中心频率0f稳定,相位噪声谱宽度窄小,寄生干扰幅度小,频谱幅度高且谱线光滑。
图3输出噪声在信号频谱上的反映
(4信道总的频率数量以及频率间隔:
信道总的数量是有频率范围和频率间隔(或称分辨率决定的,它指的是频率合成器输出信号相邻频率之间的间隔。
(5转换时间sT:
频率转换时间是指频率合成器在某频率范围内从一个频率转换到另外一个频率达到稳定(锁定的时间。
严格的计算很难推导,工程上有一个经验公式:
rsfT/25=,式中rf为参考频率。
转换时间sT实际测试方法:
改变程序分频器的分频比之后,VCO的控制电压开始调整,直到稳定,这一段时间就是转换时间sT。
3、频率合成器集成电路:
(1高速数字电路技术的迅速发展,从七十年代末开始,频率合成器逐渐向全集
成化发展。
美国Motorola公司、英国Plessey公司和荷兰Philips公司等相继提出了各种中大规模的集成锁相环频率合成器电路。
在这种大规模集成电路中,把频率合成器的主要部件如参考振荡器、参考分频器、程序分频器、鉴相器、锁定指示,甚至微处理器等做在同一个芯片上。
再配上VCO、LF和高速分频器,即可构成一个完整的频率合成器。
本装置就是如此设计。
这就使频率合成器的成本、体积和功耗都大大下降,简化了设计和生产调试的复杂程度,而可靠性则明显提高。
所以集成锁相环频率合成器电路的出现,为频率合成器的应用开辟了广阔的场景。
目前,集成锁相环频率合成器电路产品很多。
实际上,这一系列产品既可以自由选择频率置定方式,又可自由选择混频方式(单模、固定前置分频方式(单模和吞咽脉冲分频方式(双模或者四模。
锁相频率合成器的基本组成方法是,锁相环路对高稳定度的参考振荡器(通常是晶体振荡器锁定,环内串接可编程的程序分频器,通过编程改变程序分频器的分频比N,从而获得N倍的参考频率的稳定输出。
按照上述方式构成的单环锁相频率合成器是锁相频率合成器的基本单元。
下图为带有前置分频器的频率合成器框图:
图4带有前置分频器的频率合成器的框图
(2中规模单片集成锁相环频率合成器:
这种类型的单片集成锁相环频率合成器中,最典型的例子就是Motorola的MC1415XX系列中的MC14504/06/07/08/12/43等几个产品,它们都是CMOS、MST电路。
本实验集采用了MC145106。
OSC参考
分频器
PDLFVCO
前置分频器
÷M
程序分频器
÷N
图5MC145106框图
①电路说明
电路包含了MC145106的参考振荡器或放大器、参考分频器÷N计数器和鉴相器。
只要外接环路滤波器和压控振荡器,就可以组成一个锁相环频率合成器。
详细介绍如下:
MC145106是DIP18封装的集成电路,各引脚说明如下:
OSCin(3端:
参考振荡器输入端。
该端可以接具体,也可以外接输入
信号作为参考信号。
典型频率为10.24MHz。
OSCout(4端
:
参考振荡器或放大器输出端。
÷2out(5端:
参考振荡器÷2分频输出端。
当振荡频率使用10.24MHz
时,若FS=“1”,参考分频比为1024(含÷2电路,下
同,则鉴相频率为10KHz;若FS=“0”,参考分频比为
2048,则鉴相频率为5KHz。
Fin(2端:
程序分频器信号输入端。
程序分频器最高工作在4.5MHz左
右。
P0~P8(17~9端:
为程序分频器二进制码预置端。
程序分频比为3~
511,用二进制码确定。
由于程序分频器预置端接有下拉
电阻,故这种控制作用既可以用机械开关,也可以用电
子开关。
这些输入端悬空时,相当于逻辑“0”。
deCoutφ(7端:
三态鉴相器输出端。
当Nfin/低于鉴相频率时,输出为
高电平;反之为低电平。
鉴相频率典型值为5kHz或者
10kHz。
鉴相灵敏度为π4/dddVK=
LD(8端:
锁定指示。
锁定时为高电平。
ddV(1端:
正电源端。
通常为+4.5V~+12V。
ssV(18端:
GND
②单片集成高频压控振荡器
由于本实验装置要求频率达到2MHz故使用了MM74HC4046单片集成PLL电路中的VCO部分。
IC采用3.5μm硅门微CMOS工艺,此使得鉴相器和压控振荡器的工作频率大大提高。
VCO的振荡器达到20MHz。
74HC4046的内部框图见附带资料。
和低频率的CD4046相同,由一个低功率线性VCO、一个输入放大器、一个射随器和三个鉴相器组成。
VCO需要接3个外接元器件,即R1、R2、C1。
由电阻R1和C1决定振荡器中心频率。
R2可以改变VCO的自由振荡频率并且改变振荡器的频率控制范围。
由于式CMOS电路,输入阻抗很高,有利于环路滤波器的设计。
鉴相器Ⅰ工作波形大致如图:
图674HC4046鉴相器Ⅰ的工作波形③VCO输出缓冲电路74HC04是常用的非门buffer。
它是高速硅门CMOS低功率TTL(LSTTL).74HC04提供了6个反相缓冲期。
本装之中,在74HC4046的VCO输出端,为了提高带负载能力,用了2个反相缓冲器缓冲后再送入MC145106的Fin端。
④本PLL频率合成器系统方框图见图6。
P205P201P203LF出PD出10.24MHzOSC÷2÷512/1024PD程序分频器P206VCO出缓冲器LFVCOHC4046AT89C51单片机键盘数码管频
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 锁相环 频率 合成器 实验
![提示](https://static.bdocx.com/images/bang_tan.gif)