数字钟的设计与制作课程设计2.docx

数字钟的设计与制作课程设计2.docx

《数字钟的设计与制作课程设计2.docx》由会员分享，可在线阅读，更多相关《数字钟的设计与制作课程设计2.docx（19页珍藏版）》请在冰豆网上搜索。

数字钟的设计与制作课程设计2

淮阴师范学院电子与电气工程系

课程设计报告

学生姓名

周顺

学号

240701090

班级

07级2班

专业

电子信息工程

题目

数字钟的设计与制作

指导教师

陈华保

2009

年

6

月

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解在制作中用到的各种中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.

二、设计要求

㈠设计指标

⑴时间以12小时为一个周期；

⑵显示时、分、秒；

⑶有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

*⑷计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；

⑸保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

㈡设计要求

⑴画出电路原理图；

⑵自行装配和调试，并能发现问题和解决问题。

⑶编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

1．数字钟的构成

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

图1

2．晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。

如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。

输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

图2

3．时间记数电路

一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。

本次设计中选择74HC390。

由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。

ＣＰＡ（下降沿有效）与１ＨZ秒输入信号相连，ＱD可作为向上的进位信号与十位计数单元的ＣＰＡ相连。

秒十位计数单元为６进制计数器，需要进制转换。

将１０进制计数器转换为６进制计数器的电路连接方法如图　２.４所示，其中ＱC可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。

图3

图4

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的ＱD作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的ＱC作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。

利用１片７４ＨＣ３９０实现24进制计数功能的电路如图（d）所示。

图5二十四进制电路

另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。

4．译码驱动及显示单元电路

选择74LS47作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。

由74LS47把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。

这里的LED数码管是采用共阳的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到74LS47芯片，再由74LS47芯片把BCD码转变为十进制数码送到数码管中显示出来。

5．校时电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。

当开关打向上时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向下时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图（f）。

图6带有消抖电路的校正电路

图7

*6．整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，发出报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。

报时电路可选74HC30来构成。

74HC30为8输入与非门。

四、元器件

1．四连面包板1块

2．共阳七段数码管6个

3．网络线2米/人

4．74LS47集成块6块

5．CD4060集成块1块

6．74HC390集成块3块

7．74HC51集成块1块

8．74HC00集成块2块

9．74LS08集成块1块

10．10MΩ电阻5个

11．300Ω电阻6个

12．30p电容2个

13．32.768k时钟晶体1个

芯片连接图

1）74HC00D

图8

2）74LS08

图9

3）74HC390D

图10

4）74HC51D

图11

4）CD4060

图12

5）74LS74

图13

6）74LS47

图14

2．面包板的介绍

面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。

面包板的样式是：

图15

面包板的注意事项：

1．面包板旁一般附有香蕉插座，用来输入电压、信号及接地。

2．上图中连着的黑线表示插孔是相通的。

3．拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。

4．面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。

并不再使用。

五、各功能块电路图

数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

（一）六进制电路

由74HC390、7400、数码管与74LS47组成，电路如图16。

图16

（二）十进制电路

由74HC390、7400、数码管与74LS47组成，电路如图17。

图17

（三）六十进制电路

由两个数码管、两74LS47、一个74HC390与一个7400芯片组成，电路如图18。

图18

（四）双六十进制电路

由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位。

（五）时间计数电路

由1个二十四进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与二十四进制电路相连即可，详细电路见图19。

图19

（六）校正电路

由74HC51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图20。

图20

（七）晶体振荡电路

由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图21。

图21

（八）整点报时电路

由74HC30D和蜂鸣器组成，当时间在59:

50到59:

59时，蜂鸣报时，电路如图22。

图22

六、总接线元件布局

整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。

其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。

电路的信号输入由晶振电路产生，并输入各电路。

七、电路原理总图

在原有的简图的基础上，按实际布局画了这张按实际芯片布局的接线图，如图23：

图23

八、总结

1．实验过程中遇到的问题及解决方法

1面包板测试,未遇问题。

2七段显示器与七段译码器的测量时，有时有些数字显示断开、不完整。

原因可能是数码管引脚接触不良，或者是数码管某些引脚坏。

在接电路时译码管的电源和接地的没接，直接导致译码管无法工作，数码管无数字显示。

3时间计数电路的连接与测试

仔细的连接电路是非常重要的，不要忘了电源和接地的引脚连接线。

测试时秒计数显示无法进位、跳动还较快，无法进位是因为在74LS08D集成管的输入输出弄错引脚，跳动较快是因为把4060BP和74LS74D的接线引脚接在了4060BP的2引脚。

经检查发现接线错误调整后，时间秒显示正常。

4校正电路

校正时有时单独校正分，时会跟着调动，原因是分与时的进位接线没断开。

2．设计体会

通过这次实训，让我们更加了解了各种集成块的应用，也对其中一些集成块的用途有了一定的了解。

实训对于我们的动手能力也是一种提高，细心，认真在其尤其重要。

对于一些容易遗漏的引脚，如电源，接地引脚特别要注意。

3．对设计的建议

在学生了解的基础上，应该培养学生自己的改进、创新的意识。

让学生的能力有真正的提高。