微计算机原理理论基础复习资料.docx
- 文档编号:9842054
- 上传时间:2023-02-07
- 格式:DOCX
- 页数:18
- 大小:22.77KB
微计算机原理理论基础复习资料.docx
《微计算机原理理论基础复习资料.docx》由会员分享,可在线阅读,更多相关《微计算机原理理论基础复习资料.docx(18页珍藏版)》请在冰豆网上搜索。
微计算机原理理论基础复习资料
第一章:
概述
●英文字符的编码为一字节编码(√)。
●汉字字符的编码为一字节编码(×)。
●汉字的国标码和机内码是相同的(×)。
●8位二进制无符号数的表值范围为1~256(×)。
●8位二进制符号数原码表数范围为-127~+127(√)。
●8位二进制符号数反码表数范围为-127~+127(√)。
●8位二进制符号数补码表数范围为-127~+127(×)。
●正数的原码、补码、反码表示相同(√)。
●负数的原码、补码、反码表示相同(×)。
●符号数00101110B的补码为00101110B(√)。
●符号数10101110B的补码为11010010B(√)。
●正数的补码为它的反码加1(×)。
●负数的补码为它的反码加1(√)。
●8位二进制符号数为正数,则它的b7位为0(√)。
●用4位二进制数表示1位十进制数的编码叫BCD码(√)。
●高级语言中实型数是浮点类型的数(√)。
●CPU的寻址空间与它的数据线宽度有关(×)。
●CPU的数据线宽度越宽,它的相对运行速度越快(√)。
●寄存器和存储器都是CPU内部的存储单元(×)。
●程序设计中寄存器和存储器均用名寻址(×)。
●若存储器、I/O统一编址可用相同指令寻址(√)。
第二章:
微处理器与体系结构
●8086CPU和8088CPU都是16位微处理芯片(×)。
●8086CPU和8088CPU的片内数据线均为16位(√)。
●8086CPU和8088CPU的片外数据线均为16位(×)。
●8086CPU和8088CPU的字长均为16位(×)。
●8086CPU中一个字数据可存放在一个存储单元(×)。
●8086CPU和8088CPU的地址线均为20位(√)。
●8086CPU中,数据线D0~D15和地址线A0~A15为复用引脚(√)。
●8088CPU中,数据线D0~D15和地址线A0~A15为复用引脚(×)。
●若CPU的地址线为N条,则可寻址2N个存储器单元(√)。
●当计算机主频确定后,数据线条数愈多则处理数据的能力愈强(√)。
●当计算机主频确定后,地址线条数愈多则处理数据的能力愈强(×)。
●8086CPU和8088CPU的指令队列长度均一样(×)。
●执行转移指令时,指令队列中的原内容不变(×)。
●8086CPU中的通用寄存器仅能16位操作(×)。
●8086CPU的16位标志寄存器中每位均有确定含义(×)。
●8086CPU的EU单元中,ALU为16位加法器(√)。
●8086CPU的BIU单元中,地址加法器为16位加法器(×)。
●8086CPU的EU单元直接经外部总线读取数据(×)。
●8086CPU的BIU单元直接经外部总线读取数据(√)。
●与堆栈操作有关的寄存器有SS、SP和BP(√)。
●8086CPU的堆栈操作应满足先进后出的原则(√)。
●8086CPU的指令队列操作应满足先进后出的原则(×)。
●堆栈指针寄存器SP总是指向堆栈的栈顶(√)。
●堆栈基址寄存器BP总是指向堆栈的栈底(×)。
●与程序操作有关的寄存器有CS和IP(√)。
●与源数据块操作有关的寄存器有DS和SI(√)。
●与目的数据块操作有关的寄存器有ES和DI(√)。
●寄存器BX可8位操作也可16位操作(√)。
●寄存器BP可8位操作也可16位操作(×)。
●寄存器ES可8位操作也可16位操作(×)。
●从CPU的地址/数据复用线中分离地址线需用缓冲器(×)。
●8086CPU允许在一个存储单元中存入8位数据或者16位数据(×)。
●计算机的内存储系统中,每个存储单元仅能存放8位二进制数(√)。
●物理地址确定后,逻辑地址具有唯一性(×)。
●由于8086CPU有20条地址线,所以有一个20位的地址寄存器(×)。
●由于8086CPU有20条地址线,所以可寻址1MB的存储空间(√)。
●由于8086CPU有20条地址线,所以可寻址1MB的I/O端口(×)。
●8086CPU可寻址64K个字节数据的I/O端口(√)。
●8086CPU可寻址64K个字数据的I/O端口(×)。
●8086CPU对存储器单元和I/O端口进行统一编址(×)。
●8086CPU的1MB存储空间可分为若干个逻辑段(√)。
●8086CPU的每个逻辑段的存储容量不能超过64KB(√)。
●8086CPU不允许多个逻辑段重叠或交叉(×)。
●8086CPU允许代码段和数据段重叠(√)。
●规则字即存放字节数据的存储单元地址必顺为偶地址(×)。
●规则字即存放字数据的存储单元地址必顺为偶地址(√)。
●规则字、非规则字的读写周期数均一样(×)。
●8086CPU为了完成16位数据的读取,将内存储系统分为奇库和偶库(√)。
●8088CPU为了完成16位数据的读取,将内存储系统分为奇库和偶库(×)。
●奇库的8位数据线接16位数据总线的低8位(×)。
●偶库的8位数据线接16位数据总线的低8位(√)。
●当控制线/BHE输出高电平时,可完成16位数据传送(×)。
●8086系统中,存储器偶库的片选有效控制信号由地址线A0提供(√)。
●8086系统中,存储器奇库的片选有效控制信号由控制线/BHE提供(√)。
●8088系统中有控制线/BHE(×)。
●8088CPU将1MB的存储空间分为奇库和偶库(×)。
●8086CPU的字存储中,低地址存字的高8位,高地址存字的低8位(×)。
●8086CPU的字存储中,低地址存字的低8位,高地址存字的高8位(√)。
●寄存器寻址比存储器寻址的运算速度快(√)。
●执行转移指令时,指令队列中的原内容不变(×)。
●若指令中源、目的操作数均为寄存器操作数,则总线操作无效(√)。
●在8086CPU的引脚中,地址线引脚和数据线引脚是复用的(√)。
●在8086CPU的引脚中,控制线引脚和数据线引脚是复用的(×)。
●8086CPU在总线周期的T1时刻从地址/数据复用线中分离出地址信息(√)。
●8086CPU在总线周期的T1时刻从地址/数据复用线中分离出数据信息(×)。
●在总线周期的T1时刻分离出的地址信息应在整在总线周期内保持(√)。
●从CPU的地址/数据复用线中分离地址线需地址锁存器(√)。
●8086CPU的控制线ALE在总线周期的T1时刻输出高电平(√)。
●当控制线READY输出高电平时,应在周期T3、T4间插入等待周期(√)。
●控制线/DEL输出低电平时,双向缓冲器片选有效(√)。
●控制线DT//R输出低电平时,CPU写数据有效(×)。
●控制线DT//R控制存储器芯片读写有效端(×)。
●控制线/RD控制存储器芯片读有效端(√)。
●控制线RESET输入高电平复位后,段寄存器CS中的值为全0(×)。
●8086CPU上电复位后,执行第一条指令的实际地址为FFFF0H(√)。
●8086CPU上电复位后,数据段寄存器DS中的值为全0(√)。
●8086CPU的中断向量表由128个字节构成,可提供32个中断向量(√)。
●PC/XT机的中断向量表由128个字节构成,可提供32个中断向量(×)。
●执行INT10H时,中服程序的入口地址在00040H开始存放(√)。
●每一个中服程序的入口地址占用中断向量表的4个地址(√)。
●当可屏蔽中断INTR获得高电平时有可屏蔽中断请求发生(√)。
●当非屏蔽中断NMI获得高电平时有非屏蔽中断请求发生(×)。
●响应可屏蔽中断INTR的条件是控制标志位IF必须清0(×)。
●响应非屏蔽中断NMI的条件是控制标志位IF必须置1(×)。
●8086CPU响应中断后应将标志位IF和TF置1(×)。
●8086CPU工作于最小工作模式时,控制线由8086CPU提供(√)。
●8086CPU工作于最大工作模式时,控制线由8086CPU提供(×)。
●80486CPU的数据总线和地址总线都是32位(√)。
第三章:
80X86指令系统
●串操作中,标志位DF控制地址指针自动增量的大小(×)。
●执行指令CALL或INT时,推入堆栈的内容相同(×)。
●执行指令SHLAL,CL后AL中的值为原数的4倍,CL中的值应为2(√)。
●指令SHLAL,CL和指令SALAL,CL的功能相同(√)。
●指令SHRAL,CL和指令SARAL,CL的功能相同(×)。
●指令MOVAX,[BX+20H]与指令MOVAX,20H[BX]的功能相同(√)。
●执行指令LEABX,[2000H]或指令MOVBX,2000H后BX中的值不同(×)。
●指令MOVAL,[BP]省缺的段应为DS段(×)。
●指令MOVAL,[BX]省缺的段应为DS段(√)。
●若AL、BL中的值相等,执行指令CMPAL,BL后ZF=0(×)。
●若AL大于BL,执行指令CMPAL,BL后CF=0(√)。
●若AL小于BL,执行指令CMPAL,BL后OF⊕SF=1(×)。
●指令AND和TEST的功能是源、目的操作数的位与操作(√)。
●指令AND和TEST的功能完全一样(×)。
●8086CPU的字存储中,低地址存字的高8位,高地址存字的低8位(×)。
●指令MOVAX,2000H和指令MOVAX,[2000H]的功能一样(×)。
●执行指令DIVBL后,商存入AH中、余数存入AL中(×)。
●指令MOVAH,0和指令CBW的功能一样(×)。
●指令MOVAX,0和指令SUBAX,AX的结果一样(√)。
●指令DAA对累加器AL中的和进行调整(√)。
●一字节内含2个BCD码称为组合BCD码(√)。
●一字节内含1个BCD码称为非组合BCD码(√)。
●指令MUL和AAM的编程顺序是先MUL后AAM(√)。
●指令DIV和AAD的编程顺序是先DIV后AAD(×)。
●若(AL)=98H,执行指令CBW后(AX)=0FF98H(√)。
●指令CDW是将寄存器AX中的符号位扩展到寄存器DX中(√)。
●指令MUL[BX]完成的是(AX)=(AL)*([BX])功能(×)。
●指令LEABX,BUFF和指令MOVBX,BUFF的功能一样(×)。
●调用近过程时应将当前的CS、IP值推入堆入堆栈保存(√)。
●8086CPU段寄存器之间可以直接传送数据(×)。
●8086CPU通用寄存器之间可以直接传送数据(√)。
●程序设计中寄存器用名访问,存储器用地址访问(√)。
●指令JMPSHORTLABEL是段间转移指令(×)。
●指令JMPSHORTrel中rel值的范围为0~255(×)。
●指令JMP[BX]是段间转移指令(×)。
●条件转移指令只能用于段内直接短转移(√)。
●REP是串操作的重复前缀,其退出条件是(CX)=0(√)。
第四章:
宏汇编语言程序设计
●汇编语言源程序文件的扩展名是ASM(√)。
●伪指令符经汇编将翻译为指令机器码(√)。
●伪指令符经汇编将翻译为指令机器码(×)。
●符号AAA是指令助记符(√)。
●符号BBB是指令助记符(×)。
●符号ORG是伪指令符(√)。
●变量有数据类型属性、段属性和偏移量属性(√)。
●BUF+4是表达式;[BX+4]也是表达式(×)。
●伪指令EQU和伪指令=的功能完全一样(×)。
●表达式OFFSETBUF将返回变量BUF的段首地址(×)。
●执行指令MOVAL,80H+90H后,标志位CF=1(×)。
●符号FAH是变量;符号0FAH是常量(√)。
●指令MOVAL,BL和指令MOVAL,LOWBX的功能一样(√)。
●符号$和符号=都是运算符(×)。
●符号AND是指令助记符也是运算符(√)。
●段定义伪指令是SEGMENT;段结束定义伪指令是ENDS(√)。
●过程定义伪指令是PROC;过程结束定义伪指令是ENDS(×)。
●过程调用和宏调用都发生在程序运行时(×)。
●伪指令END、ENDS、ENDP和ENDM的功能完全一样(×)。
第五章:
存储器
●在外存储器中,磁盘和磁带均按顺序方式工作(×)。
●在PC机中,外存储器中的存储价质仅为磁性材料(×)。
●在PC机中,内存储器中的存储价质仅为半导体材料(√)。
●CPU访问内存的速度比访问外存的速度慢(×)。
●在PC/XT机中,存储系统采用二级存储器体系(√)。
●在当前PC机中,存储系统采用二级存储器体系(×)。
●三级存储器体系是指主存、内存和外存(×)。
●磁带是顺序存储器(√)。
●磁盘是顺序存储器(×)。
●CCD是串行存储器(√)。
●存储器芯片的主要技术指示是容量、存取时间和功耗(√)。
●RAM是英文RandomAcessMemory的缩写(√)。
●ROM是英文ReadOnlyMemory的缩写(√)。
●字节的英文为Byte,位的英文为bit(√)。
●某存储芯片的字节容量为1KB,它的位容量为10Kb(×)。
●存储容量1MB等于1000KB(×)。
●静态RAM需要刷新电路(×)。
●动态RAM需要刷新电路(√)。
●相对而言,静态RAM比动态RAM的集成度高(×)。
●相对而言,静态RAM比动态RAM的外围电路简单(√)。
●相对而言,TTL存储器比CMOS存储器的数据存取速度快(√)。
●TTL器件的存储器比CMOS器件的存储器功耗大(√)。
●静态SRAM的每个存储单元由6个场效应晶体管构成(√)。
●动态DRAM的每个存储单元由6个场效应晶体管构成(×)。
●由于DRAM中有电容,所以需要向电容随时充电(√)。
●存储器芯片的片选控制信号由CPU片选地址线经译码器产生(√)。
●在内存储器组织中用部分译码方式,存储器单元地址有重复地址值(√)。
●在内存储器组织中用全译码方式,存储器单元地址有重复地址值(×)。
●在内存储器组织中用线选方式,不需要额外的逻辑电路(√)。
●PROM是可多次擦写的ROM(×)。
●EEPROM的数据擦除方式为光擦除(×)。
●EEPROM的数据被擦除后,存储单元中的值为0(×)。
●PC/XT机中,BIOS程序放在EEPROM中(√)。
●PC/XT机中,用户程序放在EEPROM中(×)。
●若存储芯片有1K个存储单元,它的片内地址线有10条(√)。
●CPU的地址线为16条,可访问64K个存储单元(√)。
●因ROM是仅读存储器,向它内部写入数据是不可能的(×)。
●内存条由静态存储器组成(×)。
●高速缓存用CMOS器(×)。
●74LS138是3-8译码器(√)。
●用1024×4的SRAM芯片组成1KB内存储器,应扩展位线(√)。
●用1024×8的SRAM芯片组成2KB存储器,应扩展位线(×)。
第六章:
微机接口基础
●通常I/O接口又称为I/O端口(×)。
●通常并行I/O接口的速度比串行I/O接口的快(√)。
●I/O接口与CPU的连接是三总线连接(√)。
●I/O接口与外设的连接是三信息连接(√)。
●若I/O接口为无条件程控方式,接口中有状态端口(×)。
●若I/O接口为有条件程控方式,接口中有状态端口(√)。
●无条件程控传送方式比有条件程控传送方式的数据传送速度快(√)。
●所谓无条件传送就是I/O接口中没有控制和状态信息条件(√)。
●所谓有条件传送就是I/O接口中有控制和状态信息条件(√)。
●一个I/O接口中必须要有数据、控制和状态端口(×)。
●查询方式是CPU主动外设被动,所以CPU效率不高(√)。
●中断方式是CPU被动外设主动,所以CPU效率高(√)。
●一个输入接口中必须要有缓冲器(√)。
●一个输入接口中必须要有锁存器(×)。
●一个输入接口中,外设忙BUSY是状态信息(×)。
●一个输出接口中,外设忙BUSY是状态信息(√)。
●当I/O接口与存储器统一编址时,可用相同指令操作(√)。
●8086的I/O接口与存储器是统一编址的(×)。
●8086CPU最多可访问64K个I/O字端口(×)。
●数据的串行I/O方式是以字节为单位进行传送(×)。
●状态信息的传送方向为外设经I/O接口传送给CPU(√)。
第七章:
中断
●8086的中断系统含内部中断和外部中断(√)。
●8086仅提供一个可屏蔽中断源INTR(√)。
●8086的非屏蔽中断NMI响应中断的条件是IF=1(×)。
●8086响应非屏蔽中断NMI时执行类型号为00H的中断服务程序(×)。
●若INTR和NMI中断请求同时发生,8086先响应INTR中断请求(×)。
●8086响应中断的条件是执行完当前指令(√)。
●8086系统中,可屏蔽中断INTR的中断请求信号为低电平有效(×)。
XX文库-让每个人平等地提升自我
●8086系统中,非屏蔽中断NMI的中断请求信号为高电平有效(×)。
●若可屏蔽中断INTR请求中断有效,当IF=0时,控制线/INTA输出高电平(√)。
●中断向量就是中断服务程序的入口地址(√)。
●8086系统的中断向量表由1K个存储单元存放(√)。
●8086系统响应中断保护现在和断点的顺序是CS、IP、F(×)。
●中断号16H的中断向量存放在中断向量表地址00064H开始的4个单元中(×)。
●在中断向量表地址的连续4个单元中,中服入口的IP存放在高地址单元(×)。
●PC/XT机应用中断控制芯片8259提供了8个中断源(√)。
●PC386机应用中断控制芯片8259提供了16个中断源(×)。
●80486将内部中断称为异常(√)。
●DOS中断中35H号功能为取中断向量到给定出口参数寄存器(√)。
●多中断源的软件查询法确定了多中断源的固定优先序(√)。
●在中断服务程序中可响应优先权更高的中断请求(√)。
●指令INT10H是执行中断类型号为10H的DOS功能程序(×)。
第八章:
系统总线与接口技术
●ISA总线的地址、数据线是引脚复用(×)。
●PCI总线的地址、数据线是引脚复用(√)。
●PC/XT总线可传送16位数据(×)。
●ISA总线可传送16位数据(√)。
●PCI总线可传送64位数据(√)。
●当前PC机流行主板上的PCI总线传送64位数据(×)。
●PCI总线是即插即用的总线标准(√)。
●PC/XT总线和ISA总线的地址线定义均为20条(×)。
●当ISA总线中的控制线AEN输出高电平时为非DMA操作(×)。
●在并行总线仲裁时,各总线控制模块为固定优先序(×)。
●异步串行通信的效率比同步串行通信高(×)。
●异步串行通信中收发端的波特率必须完全一致(×)。
●异步串行通信中加入奇偶校检位具有纠错功能(×)。
●称8088为伪16位芯片是因为它的片内总线为16位(√)。
●称8086为标准16位芯片是因为它的片内、片间总线均为16位(√)。
●USB1.0的数据传输速率可达480Mbps(×)。
●一个USB系统中可接128个USB从设备(×)。
●一个USB系统中仅有一个USBHOST(√)。
●WINDOWS98操作系统自带USB驱动程序(×)。
●RS232标准比RS485标准传输数据的距离更远(×)。
●I2C总线实现串行数据的全双工通信(√)。
第九章:
微机接口芯片及应用
●8286和8255都是通用并行接口芯片(√)。
●8286和8255都是可编程并行接口芯片(×)。
●当8255写入的控制字是77H时,为向8255写方式控制字(×)。
●8255写入控制字77H和写入控制字07H的作用一样(√)。
●8255与80286连接时,4个寄存器地址是连续分配的(×)。
●8255与8088连接时,4个寄存器地址是连续分配的(√)。
●若8255的A端口工作于方式2,写入的控制字为FFH(√)。
●若8255的A端口工作于方式1中断允许,应写入的控制字09H(√)。
●若8255的A端口工作于方式2,则B端口只能工作方式1(×)。
●若8255的A端口、B端口均工作方式0,则C端口的所用位可用(√)。
●若8255的A端口、B端口均工作方式1,则C端口的所用位可用(×)。
●可编程定时/计数器8253中含三个独立的16位计数器(√)。
●向8253写入控制字后不影响初值寄存器中的值(×)。
●8253的计数器在输入脉冲控制下完成加1计数(×)。
●向8253写入控制字80H完成对计数器1的可编程操作(×)。
●向8253的计数器1写入16位初值可1次写操作完成(×)。
●8088与8253连接时,计数器1的读写地址为202H(×)。
●8253的十进制计数方式比二进制计数方式的可设最大初值小(√)。
●可编程中断控制器8259仅能单片使用(×)。
●8259的输入中断源IR0~IR7的中断请求信号仅为高电平有效(×)。
●8259的的固定优先权序为IR7→IR0(×)。
●8259的中断屏蔽寄存器IMR的级别低于8086的中断控制标志IF(√)。
●8259的等优先权的初始优先权序为IR0→IR7(√)。
●两片8259主从连接时最多可提供16个中断源(×)。
●8259的初始化控制字ICW4是必写控制字(×)。
●8259的初始化控制字ICW1可随时根据需要写入(×)。
●8259的中断类型号在OCW2中写入(×)。
●主从8259的控制字ICW3的写入内容不同(√)。
●8259的初始化控制字ICW的写入方法为同址顺序写入法(√)。
●8259的工作控制字OCW的写入方法为同址位识别写入法(√)。
●8259的IRR寄存器的读操作与控制字OCW3有关(√)。
●8259的IMR寄
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 原理 理论基础 复习资料