基于DDS的信号发生器.docx
- 文档编号:9769148
- 上传时间:2023-02-06
- 格式:DOCX
- 页数:24
- 大小:1.55MB
基于DDS的信号发生器.docx
《基于DDS的信号发生器.docx》由会员分享,可在线阅读,更多相关《基于DDS的信号发生器.docx(24页珍藏版)》请在冰豆网上搜索。
基于DDS的信号发生器
基于DDS的信号发生器
编号:
课程设计说明书
题目:
基于DDS的信号发生器
院(系):
信息与通信学院
专业:
电子信息工程
学生姓名:
峰之使者
学号:
指导教师:
2014年12月21日
摘要
随着信息技术的发展,现代电子系统对波形发生器提出了更高的要求。
直接数字合成(DirectDigitalSynthesize,DDS)是一种重要的频率合成技术,具有分辨率高,频率变换快等优点。
利用键盘输入波形频率,存入单片机,通过单片机控制诺基亚5110液晶屏,让诺基亚5110液晶显示输入频率的大小。
再通过单片机控制AD9851,再经过AD9851内部的相位累加器、相位寄存器、正弦查询表、DAC转换器、内部低通滤波器,然后经低通滤波器后,可输出正弦波,外接一个高速比较器,可以输出方波,通过调节一个滑动变阻器,改变方波的占空比,为了克服有线连接繁琐的缺点,利用了无线模块NRF24L01进行数据传输,通过数据通信,可以远距离控制。
关键词:
DDS;单片机;AD9851;无线模块NRF24L01;
Abstract
Withthedevelopmentofinformationtechnology,modernelectronicsystemputsforwardhigherrequirementsonwaveformgenerator.Directdigitalsynthesis(DirectDigitalSynthesize,DDS)isanimportantkindoffrequencysynthesistechnology,withhighresolution,frequencyconversionfast,etc.Usingthekeyboardinputwaveformfrequency,depositedinthesinglechipmicrocomputer,throughsinglechipmicrocomputercontrolthenokia5110LCDscreen,letnokia5110LCDdisplaysthesizeoftheinputfrequency.IscontrolledbysinglechipAD9851,thenthroughAD9851internalphaseaccumulator,phaseregisters,sinelookuptable,DACconverters,internallowpassfilter,andthenafterlowpassfilter,outputsinewave,externalahigh-speedcomparator,canoutputpulse,byadjustingasliderheostat,changethedutycyclesquarewave,wiredconnectiontrivalinordertoovercometheshortcomings,theuseofthewirelessmoduleNRF24L01fordatatransmission,throughthedatacommunication,remotecontrol.
Keyword:
DDS;Entirenumericalcontrol;Monolithicintegratedcircuit;wirelessmodule;
引言
直接数字频率合成是一种由一个高稳定度和准确度的标准参考频率源,产生千百万个具有同一频率稳定度和准确度的信号的技术,它具有模拟频率合成器难以比拟的优点,是简化和改善频率合成技术的有力工具。
主要优点有:
(1)频率转换快:
DDS频率转换时间短,一般在ns级;
(2)频率分辨率高;(3)频带宽;(4)相位可调接口简单。
DDS系统其输出信号波形类型可设置、其输出信号幅度与频率可数控、输出频率宽、波形失真小等要求,并通过单片机程序控制和处理AD9851的32位频率控制字,从而实现了频率数字控制。
1任务要求与设计的背景
1.1设计任务要求
本论文的任务是根据DDS信号发生器的特点和应用情况,结合新一代高性能芯片设计一种使用简单、性能优良的信号发生器。
整个系统以单片机STC89S52控制,DDS芯片AD9851为核心,配置相应的外设及接口电路,用C语言开发,组成一个多功能的程控信号发生器,另外加一个无线模块,进行远程控制。
1.2课题背景
在现代雷达、通信、电子对抗等系统中频率合成器有着广泛的应用,它是电子系统的心脏,是决定电子系统性能的关键设备,很多现代电子设备和系统的功能都直接依赖于所使用的频率合成器的性能。
直接数字频率合成(DDS)技术是近二十年新兴的一种频率合成技术,它具有分辨率高、切换速度快、相位连续等一系列优点。
由于DDS技术具有众多优点,使得它在通信领域如数字调制、移动通信、扩频通信等方面得到了广泛使用。
1.3直接数字频率合成技术的现状
随着数字信号理论和超大规模集成电路VLSI的发展,在频率合成领域诞生了一种革命性的技术,那就是七十年代出现的直接数字频率合成DDS,它的出现标志着频率合成技术迈进了第三代。
1971年3月J.Tiemey和C.M.Tader等人首先提出了DDS的概念;利用数字方式累加相位,再以相位之和作为地址来查询正弦函数表得到正弦波幅度的离散数字序列,最后经D/A变换得到模拟正弦波输出。
在系统时钟一定的情况下,输出频率决定于频率寄存器中的频率字。
而累加器的字长决定分辨率。
基于这样的结构DDS频率合成器具有以下优点:
(1)频率分辨率高,输出频点多,可达2N个频点(N为DDS相位累加器的字长);
(2)频率切换速度快,可达岸us量级;(3)频率切换时相位连续;(4)可以输出宽带正交信号;(5)输出相位噪声低,对参考频率源的相位噪声有改善作用;(6)可以产生任意波形;(7)全数字化实现,便于集成,体积小,重量轻。
运用DDS技术生产的DDS任意波形信号发生器是一类较新的信号源并已经广泛投入使用。
它不仅能产生传统函数信号器能产生的正弦波、方波、三角波、锯齿波,还可以产生任意编辑的波形。
由于DDS的自身特点,还可以很容易的产生一些数字调制信号,如FSKPSK等,一些高端的信号发生器甚至可以产生通信信号。
同时输出波形的频率分辨率、频率精度等指标也有很大的提高。
2系统总体方案的分析和设计
2.1DDS技术的基本原理
DDS的基本工作原理是在采样时钟信号的控制下,通过由频率码控制的相位累加器输出相位码,将存储于只读存储器的波形量化采样数据值按一定的规律读出,经D/A转换和低通滤波后输出正弦信号。
其主要组成为:
相位累加器、相位相加器、波形存储器、数字相乘器和D/A转换器。
下面就AD9851如何实现正弦波和方波来介绍DDS的基本原理,如图2-1所示。
图2-1中层虚线内是一个完整的可编程DDS系统,外层虚线内包含了AD9851的主要组成部分。
AD9851内含可编程DDS系统和高速比较器,能实现全数字编程控制的频率合成。
可编程DDS系统的核心是相位累加器,它由一个加法器和一个N位相位寄存器组成。
每来一个外部参考时钟,相位寄存器便以步长M递加。
相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。
正弦查询表包含一个正弦波周期的数字幅度信息,每一个地址对应正弦波中0°~360°范围的一个相位点。
查询表把输入地址的相位信息映射成正弦波幅度信号,然后驱动DAC以输出模式量。
相位寄存器每过2N/M个外部参考时钟后返回到初始状态一次,相位地正弦查询表每一个循环也回到初始位置,从而使整个DDS系统输出一个正弦波。
输出的正弦波周期To=Tc*2N/M,频率fout=M*fc/2N,Tc、fc分别为外部参考时钟的周期和频率。
AD9851采用32位的相位累加器将信号截断成14位输入到正弦查询表,查询表的输出再被截断成10位后输入到DAC,DAC再输出两个互补的电流。
DAC满量程输出电流通过一个外接电阻RSET调节,调节关系为ISET=32(1.148V/RSET),RSET的典型值是3.9kΩ。
将DAC的输出经低通滤波后接到AD9851内部的高速比较器上即可直接输出一个抖动很小的方波。
AD9851在接上精密时钟源和写入频率相位控制字之间后就可产生一个频率和相位都可编程控制的模拟正弦波输出,此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。
在125MHz的时钟下,32位的频率控制字可使AD9851的输出频率分辨率达0.0291Hz;并具有5位相位控制位,而且允许相位按增量180°、90°、45°、22.5°、11.25°或这些值的组合进行调整。
图2.1AD9851的结构框图
2.2DDS的工作特点
DDS的原理使其具备了以下优良的工作特点:
(1)频率分辨率高
如前所述,DDS的分辨率在fc固定时,取决于相位累加器的位数N,只要N取足够大,理论上可以获得相应的频率分辨精度,这在传统的频率合成方法上是难以实现的。
(2)频率变化速度快
在DDS中,一个频率的建立时间通常取决于滤波器的带宽。
其影响因素有内部数控振荡器内的工艺结构、数模变换及其它可能的信号处理步骤产生的时延,其中数字信号处理部分的时延与时钟周期相关。
由于DDS中无须相位反馈控制,因而频率建立及切换快并且与频率分辨率、频谱纯度相互独立。
(3)易于实现各种数字调制
由于DDS信号的频率、相位、幅度均可由数字信号控制,所以可以通过预置内部相位累加器的初始值来精确控制输出信号,调幅时直接在ROM表输出端对幅度进行控制,调相时在相位累加器输出端直接加上调制信号即可,调频可通过频率控制字进行,在进行CHIRP调制时,也只需在频率控制字前再加一个累加器即可。
同时,DDS也非常易于实现如PSK、FSK等高精度的数字调制和正交调制。
(4)集成度高
DDS中除了滤波器以外,几乎所有的部件都属于数字信号处理部件,系统易于集成,功耗低,体积小,重量轻。
2.3系统设计原理
本文提出的采用DDS作为信号发生核心器件的全数控函数信号发生器设计方案,根据输出信号波形类型可设置、输出信号幅度和频率可数控、输出频率宽等要求,选用了美国A/D公司的AD9851芯片,并通过单片机程序控制和处理AD9851的32位频率控制字,再经放大后加至以数字电位器为核心的数字衰减网络,从而实现了信号幅度、频率、类型以及输出等选项的全数字控制。
本系统主要由单片机、DDS直接频率信号合成器、数字衰减电路、真有效值转换模块、A/D转换模块、数字积分选择电路等部分组成。
单片机STC89C52是整个系统关键部分,通过对键盘进行扫描读入相位信息,经转换后输出到芯片AD9851,输出波形。
键盘输入的数字信息经STC89C52控制的诺基亚5110液晶屏显示。
2.4系统框图分析和设计
系统结构组成如图2-2所示,主要由单片机控制模块、键盘与显示模块、数字合成模块、滤波模块。
其中,信号产生由单片机控制模块和数字合成模块实现,键盘与显示模块则用来实现人机交互的功能,滤波模块及运放模块用来对信号进行后期处理。
通信
图2.2信号发生器系统框图
3系统的硬件设计
3.1单片机最小系统
STC89C52是一种低功耗、高性能CMOS8位微控制器,具有8K在系统可编程Flash存储器。
使用STC公司高密度非易失性存储器技术制造,与工业80C51产品指令和引脚完全兼容。
片上Flash允许程序存储器在系统可编程,亦适于常规编程器。
在单芯片上,拥有灵巧的8位CPU和在系统可编程Flash,使得STC89C52为众多嵌入式控制应用系统提供高灵活、有效的解决方案。
STC89C52具有以下标准功能:
8k字节Flash、256字节RAM、32位I/O口线、看门狗定时器、2个数据指针、二个16位定时器/计数器、一个6向量2级中断结构、全双工串行口、片内晶振及时钟电路。
另外,STC89C52可降至0Hz静态逻辑操作,支持2种软件可选择节电模式。
空闲模式下,CPU停止工作,允许RAM、定时器/计数器、串口、中断继续工作。
掉电保护方式下,RAM内容被保存,振荡器被冻结,单片机一切工作停止,直到下一个中断或硬件复位为止。
一般单片机需外接一个时钟电路和一个复位电路,如图3.1和图3.2所示。
3.1.1时钟电路
图3.1时钟电路
XTAL1是片内振荡器的反相放大器输入端,XTAL2则是输出端,使用外部振荡器时,外部振荡信号应直接加到XTAL1,而XTAL2悬空。
内部方式时,时钟发生器对振荡脉冲二分频,如晶振为12MHz,时钟频率就为6MHz。
晶振的频率可以在1MHz-24MHz内选择。
电容取30PF左右。
STC89C52中有一个用于构成内部振荡器的高增益反相放大器,引脚XTAL1和XTAL2分别是该放大器的输入端和输出端。
这个放大器与作为反馈元件的片外石英晶体或者陶瓷谐振器一起构成自激振荡器。
片外石英晶体或者陶瓷谐振器及电容C1、C2接在放大器的反馈回路中构成并联振荡电路。
对外接电容C1、C2虽然没有十分严格的要求,但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性,这里采用电容22pF,晶振采用12MHz。
3.1.2复位电路
STC89C52的外部复位电路有上电自动复位和手动按键复位。
上电复位电容充电来实现。
手动按键复位又分为按键电平复位和按键脉冲复位。
按键电平复位电路是在普通RC复位电路的基础上接一个有下拉电阻10K、上拉电容10μf接VCC,电源由开关接至复位脚(和上拉电容并联),上拉电容支路负责在“上电”瞬间实施复位;开关通过10K下拉电阻分压器,保证对单片机实施按键电平复位。
电路图如下图3.2所示:
图3.2复位电路
3.2单片机I/O口
P0口:
P0口是一个8位漏极开路的双向I/O口。
作为输出口,每位能驱动8个TTL逻辑电平。
对P0端口写“1”时,引脚用作高阻抗输入。
当访问外部程序和数据存储器时,P0口也被作为低8位地址/数据复用。
在这种模式下,P0具有内部上拉电阻。
在flash编程时,P0口也用来接收指令字节;在程序校验时,输出指令字节。
程序校验时,需要外部上拉电阻。
P1口:
P1口是一个具有内部上拉电阻的8位双向I/O口,P1输出缓冲器能驱动4个TTL逻辑电平。
对P1端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流。
此外,P1.0和P1.2分别作定时器/计数器2的外部计数输入(P1.0/T2)和时器/计数器2的触发输入(P1.1/T2EX),在flash编程和校验时,P1口接收低8位地址字节。
P2口:
P2口是一个具有内部上拉电阻的8位双向I/O口,P2输出缓冲器。
能驱动4个TTL逻辑电平。
对P2端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。
作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流。
在访问外部程序存储器或用16位地址读取外部数据存储器(例如执行MOVX@DPTR)时,P2口送出高八位地址。
在这种应用中,P2口使用很强的内部上拉发送1。
在使用8位地址(如MOVX@RI)访问外部数据存储器时,P2口输出P2锁存器的内容。
在flash编程和校验时,P2口也接收高8位地址字节和一些控制信号。
3.3DDS芯片
本系统采用了美国模拟器件公司生产的高集成度产品AD9851芯片。
AD9851是在AD9850的基础上,做了一些改进以后生成的具有新功能的DDS芯片。
AD9851相对于AD9850的内部结构,只是多了一个6倍参考时钟倍乘器,当系统时钟为180MHz时,在参考时钟输入端,只需输入30MHz的参考时钟即可。
AD9851是由数据输入寄存器、频率/相位寄存器、具有6倍参考时钟倍乘器的DDS芯片、10位的模/数转换器、内部高速比较器这几个部分组成。
其中具有6倍参考时钟倍乘器的DDS芯片是由32位相位累加器、正弦函数功能查找表、D/A变换器以及低通滤波器集成到一起。
这个高速DDS芯片时钟频率可达180MHz,输出频率可达70MHz,分辨率为0.04Hz。
AD9851采用28引脚的SSOP表面封装,其引脚排列如图3-5所示,各引脚定义如下:
D0~D7:
8位数据输入口,可给内部寄存器装入40位控制数据。
PGND:
6倍参考时钟倍乘器地。
PVCC:
6倍参考时钟倍乘器电源。
图3.3AD9851管脚示意图
CLK:
字装入信号,上升沿有效。
FQ-UD:
频率更新控制信号,时钟上升沿确认输入数据有效。
FREFCLOCK:
外部参考时钟输入。
CMOS/TTL脉冲序列可直接或间接地加到6倍参考时钟倍乘器上。
在直接方式中,输入频率即是系统时钟;在6倍参考时钟倍乘器方式,系统时钟为倍乘器输出。
AGND:
模拟地。
AVDD:
模拟电源(+5V)。
DGND:
数字地。
DVDD:
数字电源(+5V)。
RSET、DAC:
外部复位连接端。
VOUTN:
内部比较器负向输出端。
VOUTP:
内部比较器正向输出端。
VINN:
内部比较器的负向输入端。
VINP:
内部比较器的正向输入端。
DACBP:
DAC旁路连接端。
IOUTB:
“互补”DAC输出。
IOUT:
内部DAC输出端。
RESET:
复位端。
低电平清除DDS累加器和相位延迟器为0Hz和0相位,同时置数据输入为串行模式以及禁止6倍参考时钟倍乘器工作。
3.3.1AD9851的串、并行通信
AD9851的串行操作有两种数据传送方式,即从最高位开始传送和从最低位开始传送,这是由控制寄存器1的第8位来决定的。
默认状态为低电平,此时先传送最高位,若为高电平则先传送最低位。
串行操作的时序如图3.5所示。
图3.4控制字串行输入时序图
在串行输入方式,W-CLK上升沿把25引脚的一位数据串行移入,当移动40位后,用一个FQ_UD脉冲即可更新输出频率和相位。
图3.5是相应的控制字串行输入的控制时序图。
AD9851的复位(RESET)信号为高电平有效,且脉冲宽度不小于5个参考时钟周期。
AD9851的参考时钟频率一般远高于单片机的时钟频率,因此AD9851的复位(RESET)端可与单片机的复位端直接相连。
图3.5控制字并行输入的时序图
在并行工作方式中,通过8位总线D0-D7将可数据输入到寄存器,在重复5次之后再在FQ-UD上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器(更新DDS输出频率和相位),同时把地址指针复位到第一个输入寄存器。
接着在W-CLK的上升沿装入8位数据,并把指针指向下一个输入寄存器,连续5个W-CLK上升沿后,W-CLK的边沿就不再起作用,直到复位信号或FQ-UD上升沿把地址指针复位到第一个寄存器。
3.3.2单片机与AD9851的接口
单片机与AD9851的接口既可采用并行方式,也可采用串行方式,但为了充分发挥芯片的高速性能,应在单片机资源允许的情况下尽可能选择并行方式,本文为了减少连线,使用了串行接口。
串行接口方式相对并行接口电路比较简单,但占用单片机资源相对较多,图3.7是I/O方式串行接口的电路图,AD9851的数据线D0~D7与P1口相连,FQ_UD和W_CLK分别与P2.5(10引脚)和P2.4(11引脚)相连,所有的时序关系均可通过软件控制实现。
图3.6AD9851与单片机的串行连接
3.4无线模块
NRF24L01是一款新型单片射频收发器件,工作于2.4GHz~2.5GHzISM频段。
内置频率合成器、功率放大器、晶体振荡器、调制器等功能模块,并融合了增强型ShockBurst技术,其中输出功率和通信频道可通过程序进行配置。
nRF24L01功耗低,在以-6dBm的功率发射时,工作电流也只有9mA;接收时,工作电流只有12.3mA,多种低功率工作模式(掉电模式和空闲模式)使节能设计更方便。
图3.7无线模块的引脚图
4信号发生器的软件设计
在应用系统中,系统软件的设计是建立在具体硬件电路基础之上,根据系统功能要求可靠地实现系统的各种功能。
好的软件设计能够充分发挥微控制器的运算和逻辑控制功能,从而提高仪器的精度和使用的方便性。
通过程序预置频率,并实现对频率步进的控制,处理用户由键盘键入的频率值,判断是否超出范围,生成频率控制字,经并行方式送入DDS,合成用户所需的频率,并通过程序实现频率的显示,程序流程图如图4.1所示。
图4-1总程序流程图
5电路的总体电路图及实物图
5.1系统原理图
因为DDS模块是用模块做的,所以原理图用排阵代替。
图5.1系统原理图
5.2系统的PCB图
图5.2PCB图
5.3实物图
图5.3无线发射控制电路图5.4无线接收波形发生电路
6电路的调试及测试结果
6.1正弦波测试的波形
测试过程
图6.1测试为14kHZ频率的正弦波图6.2测试为140kHZ频率的正弦波
图6.3测试为1.4MHZ频率的正弦波图6.4测试为14MHZ频率的正弦波
分析:
以上测试的是四种单频信号,他们的频率分别为14KHZ、140KHZ、1.4MHZ、14MHZ的正弦波信号。
根据上图可以知道,在频率较低的情况下,波形的频率比较稳定,其测试的电压为1Vpp,而且波形没有失真,我在查找AD9851资料了解到,它的波形输出的频率为0-70MHZ,但在实际测试的过程中,波形达到40MHZ,其波形就有很大失真了,由图6.1.3可以知道14MHZ的正弦波,波形输出不稳定,而且频率有一定的偏差,其原因是相位累加器速率不够,导致波形失真,综上,其结果达到了基本的频率的正弦波的输出。
6.2方波测试的波形
测试过程
图6.5测试为14kHZ频率的方波图6.6测试为140kHZ频率的方波
图6.7测试为1.4MHZ频率的方波图6.8测试为14MHZ频率的方波
分析:
以上测试的是四种单频信号,他们的频率分别为14KHZ、140KHZ、1.4MHZ、14MHZ的方波信号,他们的峰峰值基本4V左右,通过调节电路板上面的滑动变阻器,我将方波信号的占空比调到了百分之五十,这样很方便观察DDS输出的波形,由上面的几个图可以知道,当频率增大时,波形发生了明显的失真,方波的上升沿和下降沿变得平缓,没有低频信号的那么陡峭,综上,其结果达到了基本的频率的方波的输出。
6.3软件的调试
不断循环
图6.9矩阵的扫描
由上面的流程图可以知道,通过矩阵键盘的扫描,可以输入0-70MHZ内任意的频率,通过5110液晶屏显示当前的频率值,输出对应的波形,方波与正弦波的输出和显示是一个原理,当按下一个键的时候,可以把频率值清零,不输出波形。
7总结
本次单片机设计实训,我用了两个星期,在第一个星期我查阅关于DDS信号源的资料和学习一些单片机的基础,第二个星期我
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 DDS 信号发生器
![提示](https://static.bdocx.com/images/bang_tan.gif)