红外感应的控制系统设计VHDL正文该.docx
- 文档编号:9625894
- 上传时间:2023-02-05
- 格式:DOCX
- 页数:45
- 大小:354.20KB
红外感应的控制系统设计VHDL正文该.docx
《红外感应的控制系统设计VHDL正文该.docx》由会员分享,可在线阅读,更多相关《红外感应的控制系统设计VHDL正文该.docx(45页珍藏版)》请在冰豆网上搜索。
红外感应的控制系统设计VHDL正文该
红外感应自动门的控制系统设计
、尸■、■
前言
红外感应自动门是最近几年才发展起来的现代化自动门,它不但继承了一般控制门的特点外还具有灵敏度高,开门迅速、噪声小等优点。
红外感应门在现今社会各界已广泛使用并取得了较好的评价。
现代人生活水平越来越高,审美观点也比以前提高了,因此现代人对建筑房屋也非常审美。
自动门在蓬勃发展现代建筑业内,一直是处于主导的角色,这对自动门企业公司是个好时机,同时也推进了自动门市场的规范和技术革新。
在我国红外感应自动门起比较迟,现在大多数是靠单片机控制的,它的功能一般,但性价比较高,为了完成更多难度的功能最近出现了用FPGA空制的红外感应自动门。
日前,日本Tanaka公司开发出一种智能自动门,它能够准确判断进出者的体型并根据不同人的不同体型特征决定门需要开启多大。
当人们需要穿过这扇门的时候,构成门扇的水平条便根据人的头、肩、身躯、脚、手及随身携带的箱包等参数再加上5至15厘米的盈余活动空间准确打开。
当然,进出这扇门的人如果是乘坐轮椅或者是带着宠物猫的话也不会遇到任何困难。
这道智能门能够识别出经常进入者的身份并阻止其他人随便进入,大大增加了办公场所或家庭的安全。
1红外感应自动门控制系统分析
现如今红外感应自动门已不在是原始的开关门那么简单了,以前很多都只有自动的开关门功能,而现在可以做到有人进入时有语音“欢迎光临”,出门时有语音“谢谢光临”等问候语,还可以在屏幕显示相关信息,高级的还有密码保护、金属检测等安全检测功能
1.1设计任务分析
任务:
完成红外感应自动门功能,使用FPGA做一个能自动感应人开关门,并有发
出声音和显示的功能。
要求:
A、当人靠近门时感应到人,很快反应打开门。
B、当进入时,开门、发出声音欢迎进入。
C、当人出门时,开门、发出欢送的声音。
D有人进或出门时,门打开后8秒后自动关门。
E、在LED上显示出不同的状态以示有人进或出
本次设计为在节省成本的基础上完成较齐全的功能,大多功能都在主芯片中完成,
只通过外围设备显示出效果,因此没有很多外围电路
在主芯片中完成红外信号感应的控制,电机的控制,LED显示的控制,蜂鸣器的控
制等功能。
1.2系统结构设计
本次设计方案采用模块累加的方法组成主要顶层电路,其包括红外感应模块、LED
显示模块、语音模块、电机模块和主芯片组成。
连接如图1.2-1所示:
红外感应模块
通过HW_XNHAO
来控制输入
LED模块
语音模块
通过S1_XINHAO给
电机不同信号控制电机转动情况
直流电机模块
图1.2-1硬件连接图
1.3实现过程
蜂呜器
开门响
关门响
LEL>开门显壬_1、关门呈示2、常态显示0
常态(门关)
有人出门时(感
C感应器1中断)
电机启动正转(门开)
红外感应门控制功能的过程示意图如图1.3-1示:
电机启动反转(门关)
图1.3-1过程示意图
2硬件部分
2.1红外感应部分
2.1.1红外感应(探测)实现的原理
2.1.1.1被动探测方式
它主要利用在自然界,任何高于绝对温度(-273度)时物体都将产生红外光谱,不同温度的物体,其释放的红外能量的波长是不一样的。
全称是被动式热释电红外探测器。
在被动红外探测器中有两个关键性的元件。
一个是热释电红外传感器(PIR),它能将波长为8一12um之间的红外信号变化转变为电信号,并能对自然界中的白光信号具有抑制作用,因此在被动红外探测器的警戒区内,当无人体移动时,热释电红外感应器感应到的只是背景温度,当人体进人警戒区,通过菲涅尔透镜,热释电红外感应器感应到的是人体温度与背景温度的差异信号,因此,
红外探测器的红外探测的基本概念就是感应移动物体与背景物体的温度的差异。
另外一个器件就是菲涅尔透镜,菲涅尔透镜有两种形式,即折射式和反射式。
菲涅
尔透镜作用有两个:
一是聚焦作用,即将热释的红外信号折射(反射)在PIR上,第
个作用是将警戒区内分为若干个明区和暗区,使进入警戒区的移动物体能以温度变化的
形式在PIR上产生变化热释红外信号,这样PIR就能产生变化的电信号。
人体都有恒定的体温,一般在37度,所以会发出特定波长10微米左右的红外线,被动式红外探头就是靠探测人体发射的10微米左右的红外线而进行工作的。
人体发射
的10微米左右的红外线通过菲泥尔滤光片增强后聚集到红外感应源上。
红外感应源通常采用热释电元件,这种元件在接收到人体红外辐射温度发生变化时就会失去电荷平衡,向外释放电荷,后续电路经检测处理后就能产生报警信号。
2.1.1.2主动探测方式
主动红外发射机通常采用红外发光二极管作为光源,用晶体管或集成电路直接驱动,采用脉冲振荡电路作为驱动电源,经过脉冲调制电路,产生一定占空比的脉冲调制波,加在红外发光管两端发射出去,这样既降低了电源的功耗,又增强了主动红外入侵探测器的抗干扰能力。
同时为了进一步降低误报率,防止入侵者刻意、有备而来的反防入侵手段,近来又运用了先进数字变频的技术,即发射机与接收机的红外脉冲频率经过数字调制后是可变的,接收机只认定所选好的频率,而对于其它频率则不予处理,可以有效防止入侵者有目的发射某种频率的红外光入侵防区,而失去防范能力。
主动红外探测器由红外发射器和红外接收器组成。
红外发射器发射一束或多数经过调制过的红外光线投向红外接收器。
发射器与接收器之间没有遮挡物时,探测器不会报警。
有物体遮挡时,接收器输出信号发生变化,探测器报警。
2.1.2自动门红外感应的实现
本次设计采用主动式的红外感应,无人靠近时检测信号正常,有人进入感应范围时红外线被中断检测器发出中断信号驱动相应模块完成功能。
实现过程如图2.1.2-1示:
发射
红外感应对2
红外感应对1
图2.1.2-1红外感应门的实现
2.2FPGA部分
2.2.1FPGA的工作原理
1985年,美国Xilinx公司推出了现场可编程门阵列(FPGAFieldProgrammable
[1]
GateArray)它是当今专用集成电路(ASIC)中集成度最高的一种。
用户可对FPGA
内部的逻辑模块和I/O模块重新配置,以实现用户的逻辑,因而也被用于对CPU的模拟。
用户对FPGA勺编程数据一般存放在Flash芯片中,当上电位时加载到FPGA中,对其进行初始化。
还可以通过在线对其编程,实现在线系统重构,通过这一特性可以很快构建一个实时定制的CPU
FPGA勺编程资源主要有三类:
可编程逻辑功能块、可编程I/O块和可编程互连。
可
编程逻辑功能块它们通常排列成一个阵列,散布于整个芯片,是实现用户功能的基本单元;可编程I/O块常围绕着阵列排列于芯片四周,用以完成芯片上逻辑与外部封装脚的接口功能;可编程内部互连它们将各个可编程逻辑块或I/O块连接起来,在可编程逻辑
块的内部以互连线的结构和采用的可编程元件实现可编程连接的开关,。
2.2.2EP2C5系列器件(芯片)
自发明世界上第一个可编程逻辑器件开始,Altera公司秉承了创新的传统,是世界
上“可编程芯片系统”(SOPC解决方案的倡导者。
而且Altera公司在世界上PLD市场占有率很高。
Altera的主流FPGA分为3大类:
低端FPGA侧重成本应用,容量中等,性能可满足一般要求,如Cyclone系列等;中端FPGA包括ArriaGX系列等;高端FPGA侧重于高性能应用容量大,性能好,如Startix系列等。
为节省成本本次设计选用CycloneU系列EP2C5Q208C8。
作为第二代Cyclone系
列,与第一代相比,它的成本更低,容量更大,特性更丰富。
它采用1.2V、90nm低K
值绝缘工艺,裸片尺寸被尽可能的最小化。
I/O端口设置见表2.2.2-1:
表2.2.2-1I/O端口设置
器件
逻辑单元
RAM块
总比特数
18*18乘法器
PLL
IO口数
差分通道
EP2C5
4608
26
119808
13
2
158
58
FPGA勺管脚图2.2.2-1主要包括:
用户I/O(UserI/O)、配置管脚、电源、时钟
及特殊应用管脚等。
其中有些管脚可有多种用途,所以在设计FPGA电路之前,需要认
真的阅读相应FPGA勺芯片手册(下面管脚参数都是实际芯片引脚配置)。
h-
盹50TjMf,押*3CC番ifw44f晶i■育'fFrUt.r^aige■!
■■f"■w4Ha*严■■tflin\
■■.mmr?
十:
aiir*.i)s*f:
事kkib吗、asiff**H,吵{■r齐
TopView
st-
卩厂.CGFClec匚F-■
/^l~°
CycloneII
EP2C5Q208C8
图222-1EP2C5Q208C8管脚
2.2.2.1用户I/O
l/Onum(LVDSnum):
可用作输入或输出,或者双向口,同时可作为LVDS差分对的负端。
其中num表示管脚序号。
2.2.2.2配置管脚
MSEL[1..O]:
用于选择配置模式。
FPGA有多种配置模式,比如主动、被动、快速、正常、串行、并行等,可以此管脚进行选择。
DATA0:
FPGA勺串行数据输入引脚,连接至配置器件的串行数据输出管脚。
DCLK:
FPGA勺串行时钟输出引脚,为配置器件提供串行时钟信号。
nCSO(I/O):
FPGA勺片选信号输出引脚,连接至配置器件的nCS管脚。
ASDO(I/O):
FPGA勺串行数据输出引脚,连接至配置器件的ASDI管脚。
nCEO:
FPGA下载链器件使能输出引脚。
在一条下载链(Chain)中,当第一个器件
配置完成后,此信号将使能下一个器件开始进行配置。
下载链的最后一个器件的nCEO
应悬空。
nCE:
下载链器件使能输入,连接至上一个器件的nCEO下载链第一个器件的nCE
接地。
nCONFIG:
用户模式配置起始信号nSTATUS:
配置状态信号。
CONF_DONE配置结束信号。
2.2.2.3电源管脚
VCCINT内核电压。
通常与FPGA芯片所采用的工艺有关,例如130nmX艺为1.5V,
90nm工艺为1.2V。
VCCIO端口电压。
一般为3.3V,还可以支持选择多种电压,如5V、1.8V、1.5V
等。
VREF:
参考电压。
GND:
信号地。
2.2.2.4时钟管脚
VCC_PLL锁相环管脚电压,直接连VCCIO。
VCCA_PLL:
锁相环模拟电压,一般通过滤波器接到VCCINTt。
GNDA_PLL:
锁相环模拟地。
GNDD_PLL:
锁相环数字地。
CLKnum(LVDSCLKnump)锁相环时钟输入。
支持LVDS时钟输入,p接正端,num表示PLL序号。
CLKnum(LVDSCLKnumn)锁相环时钟输入。
支持LVDS时钟输入,n接负端,num表示PLL序号。
PLLnum_OUTp(l/O):
锁相环时钟输出。
支持LVDS时钟输入,p接正端,num表示PLL
号。
PLLnum_OUTn(l/O):
锁相环时钟输出。
支持LVDS时钟输入,n接负端,num表示PLL
号。
2.2.2.5特殊管脚
VCCPD用于选择驱动电压
VCCSEL:
用于控制配置管脚和锁相环相关的输入缓冲电压
PORSEL:
上电复位选项。
NIOPULLUP:
用于控制配置时所使用的用户I/O的内部上拉电阻是否工作
TEMPDIODEn/p:
用于关联温度敏感二极管。
2.2.3VHDL语言简介
VHDL(Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage)是
一种描述、模拟、综合、优化和布线的标准硬件描述语言[3]诞生于1982年。
1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。
VHDL主要用于描述数字系统的结构,行为,功能和接口。
除了含有许多具有硬件特征的语句外,VHD啲语言形式
和描述风格与句法是十分类似于一般的计算机高级语言。
一个完整的VHDL语言程序通
常包含实体(Entity)、构造体(Architecture)、配置(Configuration)、程序包
(Package)和库(Library)5个部分组成。
VHD啲程序结构特点是将一项工程,或设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分),涉及实体的内部功能和算法完成部分。
当完成一个设计实体定义了外部界面后,若其内部开发完成后,其他的设计就可以直接调用这个实体。
这种概念是将设计实体分成内外部分两部分,这是VHDL语言系统设计的基本特点。
2.2.4QuartusII简介
QuartusII是Altera公司的第四代综合性PLD开发软件平台,支持原理图、VHDLVerilogHDL以及AHDL(AlteraHardwareDescriptionLanguage)等多种语言设计输
入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD(FPGA设计流程。
该平台支持一个工作组环境下的设计要求,其中包括支持基于Internet的协作设计。
Quartus平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。
改进了软件的LogicLock模块设计功能,增添了FastFit编译选项,推进了网络编辑性能,而且提升了调试能力。
QuartusII不仅可以在XP、Linux上使用还可以在Unix上使用,除了可以使用Tcl脚本完成设计流程外,还提供了完善的用户图形界面设计方式,具有运行速度快、界面统一、功能集中、易学易用等特点。
QuartusII支持Altera的IP核,包含了LPM/MegaFunction宏功能模块库,使用户可以充分利用成熟的模块,简化了设计的复杂性、加快了设计速度。
对第三方EDAX具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。
此外,QuartusII通过和DSPBuilder工具与
Matlab/Simulink相结合,可以方便地实现各种DSP应用系统;支持Altera的片上可编程系统(SOPC开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开发平台。
MaxplusII作为Altera的上一代PLD设计软件,由于其出色的易用性而得到了广泛的应用。
目前Altera已经停止了对MaxplusII的更新支持,QuartusII与之相比不仅仅是支持器件类型的丰富和图形界面的改变。
Altera的QuartusII软件中包含了许多诸如SignalTapII、ChipEditor和RTLViewer的设计辅助工具,集成了SOP(和HardCopy设计流程,并且继承了MaxplusII友好的图形界面及简便的使用方法。
图224-1中所示的第一行是QuartusII编译界面,显示有QuartusII自动设计的各主要处理环节,包括设计编辑输入、设计分析和综合、适配、编程(装配)、时序
参数分析以及编程下载等步骤。
在图2.2.4-1第二行的流程框图,是与上行的QuartusII流程设计对照的EDA开发流程。
图2.2.4-1QuartusII流程图
2.3直流电机
图2.3-1直流电机
由直流电动机和发电机工作原理,直流电机⑸的结构应由定子和转子两大部分组
成。
直流电机运行时静止不动的部分称为定子,定子的主要作用是产生磁场,由机座、主磁极、换向极、端盖、轴承和电刷装置等组成。
运行时转动的部分称为转子,其主要作用是产生电磁转矩和感应电动势,是直流电机进行能量转换的枢纽,所以通常又称为电枢,由转轴、电枢铁心、电枢绕组、换向器和风扇等组成。
本设计主要应用在红外和FPGA方面,在此直流电机只提及一下不做详细说明介绍。
直流电机应用电路如图2.3-1所示。
3软件部分
3.1设计过程
A、在F新建文件夹名为zhukong作为工程文件夹如图3.1-1所示:
Jl|lf11|£jF、U.t心f*
0启左■
ut戶觀?
i:
文怒FHb
站聯swtr件先
2)号1?
谑你郴
口鋼瞬严
X抽鬆牛支件足
difloj1
Bar3IT
sin.fs]
卢—T1
uJ
5U?
】j
asod.*l*ck
jtdl
r>gd«u
IJETl
=kfla
ste®.rid*ar
Hi电立件怨
图3.1-1zhukong文件夹
图3.1-2新建工程
C、在打开的新建工程项目中选择F盘中的zhukong作为目标文件夹,并输入工程
项目名和文件名,如图3.1-3所示:
i
J
STI
Version
.輕EQuartuftII
1
图3.1-3输入文件(工程)名
D依次点击next,选择相应文件和为系统选择目标芯片,最后点击finish完成
工程项目的创建,然后再新建VHDL文本文件(一VHDL)在文本文件中输入主控制程序后,保存(注意名称与工程名一样)。
源程序文件如下:
主控制程序
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYZHUKONGIS
PORT(CLK:
INSTD_LOGIC;--时钟信号
RST:
INSTD_LOGIC;--复位信号
HW_XINHAO:
INSTD_LOGIC_VECTOR(2DOWNTO0);--两种信号输入(正常、中断进和出)
S_XINHAO:
OUTSTD_LOGIC_VECTOR(2downto0);--显示信号输出(常态、进人态、出人
态)
S1_XINHAO:
OUTSTD_LOGIC_VECTOR(2DOWNTO0);--电机控制输出(断电状态、正传
和反转)
S2_XINHAO:
OUTSTD_LOGIC_VECTOR(2DOWNTO0));--蜂鸣器输出(断电状态、欢迎
和再见)
END;
ARCHITECTUREONEOFZHUKONGIS
BEGIN
PROCESS
BEGIN
IFRST='1'THENS_XINHAO<="011";S1_XINHAO<="011";S2_XINHAO<="011";--复位时态
Endif;
IFHW_XINGAO="011"THEN
S_XINGAO<="011";S1_XINHAO<="011";S2_XINHAO<="011";--非复位时态1
Endif;
IFHW_XINGAO="101"THEN
S_XINGAO<="101";S1_XINHAO<="101";S2_XINHAO<="101";--非复位时态2
Endif;
IFHW_XINGAO="110"THEN
S_XINGAO<="11O";S1_XINHAO<="11O";S2_XINHAO<="11O";--非复位时态3
ENDIF;
ENDPROCESS;
END;
E、再点击编译源文件,完成文件的编译,并查找错误及修改,最终完成编译通过
如图3.1-4所示:
图3.1-4编译适配源(程序)文件
图3.1-5编译适配过程
F、将电机控制模块程序、语音产生模块程序、LED显示模块程序进行模块创建,女口
图3.1-6所示:
Pro
Fih
Ctrl*K
Ctrl*Q
如丄护
因HeFwi■讥JI;ind.
隘如蝕比CjjMt…(
CinvertNjJirLlJSIIPrcj^zt.
ClrlH
PfC-jd>St
CLos^Ptajact
if」
24...3£
普Hbd
itiE
—r
Lcrrp-iijticriFt;丽詆・
3e>:
iDS
Lil«Wfmerti应
ifi:
Hrt,rr10-51|thenNetbiIDk-0;
iEiMeterluu*y)znenMfttsrlU0'<-0?
i±(Mc:
tcrlK*D>thanMeter1K<-O;
rLse
TIeizer1K<-Tiehe匚:
IE
Eiklz£;
・一JSf:
LHt=5!
^re!
£:
]j er100>t-Fetrr100*rii111* --=nri口o<三对曲匸i口□: Crt'iiii/i UsrffertIrFt丄电M.. S«Au>. inthmiiew Trlui CTtrl+P ■CrcAtfeiYnbclfiltcLevC^TantIlL^ =^eteria+L'p CftiitArtJLIniluit: Filesl*r-血于岂』丄电 Create: ! tejilosZrixIarkti-slLicjlraiplale? ilc: 3far2oe: jentTile CreateSOL,丈。 闻皿唱血1IlF-cl&ralionFilesfurIjirr^rri! File D*ttnIlli >iZl+L; 图3.1-6打包(模块创建)过程 如出现下图3.1-7所示小窗口界面,表示,模块创建成功,点击确定 tiiaLy 34*订4血mri'E AZJIc 1. 总Su-I.UAIIMIRf EJi--*加 K [^wyilrtaai. Neihii Fjf F1e: : r■1: >|3 H*-|.Jf! -B-Fw43i耳“县 IFlc"UipiiiT3" Tig1x4; ^tralMiili4SffrfhriTlJfilt-r_JAlchU-m Hi«$>viw ! ikiirt: vII^wiia Ikmfei-^cY; T'Sflne]bnill^e XUbhftli^UM Lm CdAt33I^L4Ml.feLLOt £w■嗣rTlwMIAItII'll3MQBIInMi丽1倔9总£X»S3FJJTa-aJUe心 Zij*LLmU lariia・*k 加 TttlhR| ・r.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 红外 感应 控制系统 设计 VHDL 正文