低频相位计设计.docx
- 文档编号:9452456
- 上传时间:2023-02-04
- 格式:DOCX
- 页数:23
- 大小:361.65KB
低频相位计设计.docx
《低频相位计设计.docx》由会员分享,可在线阅读,更多相关《低频相位计设计.docx(23页珍藏版)》请在冰豆网上搜索。
低频相位计设计
目录
一、方案比较与选择1
1.相位测量仪1
2.移相网络3
3.数字式移相信号发生器4
二、系统的原理分析与计算4
1.相位测量仪模块4
(1)相位测量4
(2)频率测量6
2.移相网络6
3.数字式相位发生器9
4.显示模块11
三、软件系统12
1.单片机子系统12
控制流程图:
12
2.单片机与CPLD(编程逻辑器件)通讯12
3.CPLD(编程逻辑器件)与单片机通讯13
四、系统测试13
1.使用仪器13
2.测试结果14
五、总结15
低频数字式相位测量仪
摘要
本系统由三个部分组成:
相位与频率测量、模拟移相网络、数字式移相发生器。
相位与频率测量采用CPLD和单片机的综合技术,应用CPLD进行测相和测频,单片机进行数据处理和显示,测量相位误差小于2°,频率测量精度可达到
%。
模拟移相网络中将移相范围拓宽到-60o~+60o。
在数字式移相发生器中采用直接数字合成(DDS)技术,使输出频率、相位连续,且频率、相位和幅度均可实现程控。
整个系统测量和预置的参数通过液晶显示屏显示,具有良好的人机界面。
Abstract
Thesystemismadeupofthreeparts:
Phaseandfrequencymeasurement,analogphaseshiftnetwork,anddigitalphaseshiftgenerator.ThemeasurementofphaseandfrequencyadoptsthecomprehensivetechnologyofCPLDandmicrocontroller.ItusesCPLDtocarryoutmeasurementofphaseandfrequency.Microcontrlleraccomplishesdataprocessinganddisplay.Theerrorofphasemeasurementislessthan2o.Theerroroffrequencymeasurementis±0.2%.Therangeofphaseshiftexpandsto–60o~+60o.DigitalphaseshiftgeneratoruseDDStechnologytomakephaseandfrequencyoutputinsuccession.Phaseandfrequencycanbeadjustedbyprogramme-control.ThemeasurementandparametersetinadvancecanbeshowthroughtheLCD.Thesystemhasgoodman-machineinterface.
一、方案比较与选择
1.相位测量仪
相位的测量实际上是相位差的测量。
因为简谐信号Umsin(wt+
)的相位(wt+
)是随时间t变化的,测量绝对的相位差是无意义的。
具有实际意义的相位测量是指两个同频率的正弦信号之间的相位差的测量。
方案一:
用示波器测量相位差的方法。
其测量机理是利用双线示波器。
将两个信号u1(t),u2(t)分别接到示波器的两个Y通道,示波器置双路显示方式,同步触发源信号选择两被测信号之一,最好选择其中幅度较大的那一个,调节有关旋钮,使荧光屏上显示两条大小适中的稳定波形,如下图1所示,利用荧光屏上的坐标测出信号的一个周期在水平方向所占的长度Xt,然后再测出两波形上对应点(如过零点、峰值点等)之间的水平距离X,则相位差
为
=
图1双踪示波法测量相位差
利用示波器的多波显示,是测量相位差的最直观、最简便的方法,而且对所有频率信号均能进行。
尤其适用于测量电路内部的固有位移。
但准确度较低。
方案二:
采用基本时间间隔测量模式来测量两种信号的相位差。
如下图2、3所示
图2基本时间间隔测量模式
图3基本时间间隔测量法-工作波形图
两个独立的输入通道(B和C)可分别设置触发电平和触发极性(触发沿),输入通道B为起始通道,用来开通主门,而来自输入通道C的信号为计数器的终止信号。
该模式有两种工作方式:
当跨接于两个输入端的选择开关S断开时,两个通道是完全独立的,来自两个信号源的信号控制计数器工作。
当S闭合时,两个输入端并联,仅一个信号加到计数器,但可独立地选择触发电平和触发极性,以完成起始和终止功能。
采用这种模式测量相位差时,实际上是测量两个正弦波形上两个相应点之间的时间间隔,如下图4所示
图4
是测量两个波形过零点之间的时间间隔(t1或t2),当两个信号幅度有区别时,可使测量误差最小。
为此可接两个通道的触发电平调至0,为了减小系统误差,可利用两个通道的触发沿选择开关,第一次置于“+”,测得t1;第二次置于“-”,则测得t2,取平均可得准确值
于是相位差为
式中ω为信号角频率。
方案三:
过零检测技术法。
所谓过零检测就是采用一种电路或专门技术准确检测并指示信号的过零点所处位置。
它具有以下优点:
相位信息从正弦信号的过零点提取,因为正弦信号的过零点的导数有极大值(波形斜率最大),故测量的灵敏度和精度高,它对信号幅度的依赖性小;由于采用脉冲鉴相技术,鉴相器的线性很好,即鉴相误差与被测相位值大小无关;相位计容易实现数字化和自动化。
这种设计技术的实现采用了单片机与CPLD相结合方式。
即用单片机完成人机界面、系统控制、信息分析、处理和变换,用CPLD完成数据采集及显示控制逻辑。
以上两种测量方法中,由于周围环境噪声干扰,以及触发电路自身等因素都会导致产生各种误差,从而致使测量准确度很低。
所以采用第三种方案。
2.移相网络
根据题目要求参考试图(如下图5所示),此系统设计为RC模拟移相网络电路。
图5移相网络
3.数字式移相信号发生器
方案一:
采用模拟分立元件或压控振荡(VCO),函数发生器。
通过调整外部电路可改变输出频率,但采用模拟器件由于元件分散性大,稳定度较差、精度低、抗干扰能力低、成本高,灵活性差。
方案二:
采用锁相环(PLL)频率合成器。
利用锁相环,将压控振荡器(VCO)的输出频率锁定在所需频率上,这种频率合成器具有很好的窄带跟踪特性,可以很好地选择所需要频率信号,抑制杂散分量,并且避免了大量的滤波器,有利与集成化和小型化。
但由于锁相环本身是一个惰性环节,锁定时间较长,故频率转换时间较长,而且频率受VCO可变频率范围的影响,高低频率比不可能做得很高。
图表6PLL频率合成器原理框图
方案三:
数字频率技术。
DDS是一种新的频率合成技术--直接数字合成DirectDigitalSynthesize技术,具有相对带宽很宽,频率转换时间很短(可小于20ns),频率分辨率可以做到很高(典型值为0.001Hz)等优点;另外,全数字化结构便于继承,输出相位连续,频率、相位和幅度均可实现程控,可以全面地满足本题目的要求。
二、系统的原理分析与计算
1.相位测量仪模块
(1)相位测量
相位测量采用过零检测技术。
过零检测器通常是用它的输出信号的前后沿来分别指示正弦信号的正负向过零点的位置。
因为两个同频率的正弦信号相应的过零点之间的距离即为它们的相位差。
所以,两路过零检测器输出的两个同频率的标准方波的对应边之间的距离差必然等于两个正弦输入信号之间的相位差,这时用一个脉冲鉴相器就可以检测出输入信号之间的相位差。
这就是现代相位计采用的过零检测技术。
现代相位计普遍采用的测相方案就是直读数字式测量方案,原理如下图7所示
图7相位测试仪
从被测网络中提取两路被测电压信号分别经过过零比较器0和1,使得信号由负到正通过零点时产生一个脉冲信号。
由这两个脉冲信号控制整形电路的工作状态。
使整形电路给出一个脉冲宽度等于两个被测信号间时延
的矩形波,如图8所示,用这个矩形波作为异或门的门控信号,控制标准脉冲的个数,由CPLD装置记录通过异或门的标准脉冲数。
图8脉冲计数法测量相位差波形图
设标准脉冲周期为Ts,并以异或门开启1S作为计时标准,此时,计数器的计数值应为
。
若两被测信号的周期为Tx,则被测信号一周期内异或门开通的时间为两被测信号间的时延
。
那么1S内异或门开通的总时间为
而1S内CPLD计数测量装置的计数值N为:
两被测信号间的时延为:
两被测信号间的相位差为:
此计算部分由CPU电路来完成,最后再由CPU驱动译码显示电路将测量结果直接显示出来。
(2)频率测量
利用CPLD运算速度快,精度高等优点,系统图如下:
图9频率测量原理框图
测量原理如下:
利用晶振提供的频率进行分频,取分频后频率作为控制号信来启动间时闸门。
令fs作为时间闸门的计数,周期与频率互为倒数,令
TS即为计数时间闸门。
令N为一个闸门内方波上升沿的个数,所以待测频率为:
.
在实际系统中,晶振频率稳定,误差几乎为0,但在闸门开启频率fs中存在误差,即Ts最后时间里不一定与方波上升沿完全吻合,故:
这样,
中存有误差,另外由于计数计数器系统误差的存在使得:
,我们在实验阶段得到的数据也与明了误差的存在。
所以:
为使
尽量减小,我们采用增加Ts的方法,即使闸门开放时间增大。
2.移相网络
(1)移相范围-45o~+45o
此次设计我们采用传统模拟移相法,电路原理图如图10。
由移相输入端输入电压信号ui=Umsinωt,分别从并联的RC网络取电压值uR和uC,其中uc相位滞后uR90o,可取uR相位450,uC相位-450,uR和uC经由集成运算放大器构成的电压跟随器输出至滑动变阻器RW1,其电压为u=uR-uc,通过调节滑动变阻器分压后可改变uR,uC,幅值,使u连续相移-45o~+45o,其矢量合成图如图11。
u位同相比例放大器输出,调节滑动变阻器Rw2,可调节B输出正弦信号峰值在0.3V~5V范围变化。
通过检测频率,在不同的频率下驱动不同的继电器实现电阻的切换,即在f=100Hz,1KHz,10KHz时,分别接通
,1.6kΩ,160Ω。
图10RC移相网络图
图11电压矢量合成图
电路参数计算:
当f=100Hz时,取C=0.1μF
XR=R
XC=
Z=R-j
令:
可得:
同理可得:
当f=1kHz时,c=0.1µF,R=1.6kΩ
当f=10kHz时,c=0.1µF,R=160Ω
(2)移相范围-60o~+60o
理论分析如上,参数选择如下
当f=100Hz时,取C=0.1μF,两个RC网络分别取电阻R1、R2。
XC=
令:
解得:
R1=27.5kΩ
R2=9.17kΩ
同理可得:
当f=1kHz时,R1=2.75kΩ
R2=1.6kΩ
当f=10kHz时,,R=160Ω
3.数字式相位发生器
本系统是采用一种新的频率合成技术--直接数字合成DirectDigitalSynthesize技术,以单片机80C52和可编程器件CPLD作为控制及数字处理的核心,把存于ROM的波形数据用D/A转换器快速恢复,从而产生所需的波形存储。
并可显示所产生波形的类型、频率、幅值等信息。
(1)接数字式频率合成(DDS或DDFS)主要优点是:
相对带宽很高、频率转换时间极短(可小于20ns)、频率分辨率很高(典型值为0.001HZ)、全数字化结构便于集成、输出相位连续、频率、相位和幅度均可实现程控。
因此,能够与计算机紧密结合在一起,充分发挥软件的作用。
DDS技术的实现完全是高速数字电路D/A变换器集合的产物。
(2)DDS的工作原理
对于一个周期正弦波连续信号,以等量的相位间隔对其进行相位/幅度采样,并进行量化,则可得到一个周期的正弦波数字信号。
将量化的幅值采用相应的二进制数据编码地址。
对于一个连续的正弦波信号,其角频率ω可以用相位斜率Δ/Δt表示。
当角频率ω为一定值时,其相位斜率Δ
/Δt也为一个确定值。
此时,正弦波形信号的相位与时间成线性关系,在一定频率的时钟信号作用下,通过一个线性的计数时序发生器所产生的是取样地址,对已得的正弦波波形存储器进行扫描,进而周期性地读取波形存储器中的数据,其输出通过数模转换器及低通滤波器就可以合成一个完整的、具有一定频率的正弦波信号。
它主要由标准参考频率源、相位累加器、波形存储器、数摸转换器、低通滤波器构成。
DDS基本原理框图如图1所示。
图12DDS基本原理框图
(3)各模块设计及参数的计算
1)频率控制模块
采用了CPLD实现相位累加运算和可编程时钟电路功能,可通过CPU不断改变相位增量来改变DDS的输出频率,以达到频率的扫描效果。
可预置分频器用于频率范围换挡。
参考频率源。
频率控制字K是由单片机给出的,参考频率源fc由高稳定度的晶体振荡产生,用于控制DDS中各器件同步工作。
2)位累加器
相位累加器(见图13)是实现DDS的核心,它由N位加法器与N位累加寄存器级联构成。
相位寄存器的输出与加法器的一个输入端在内部相连,加法器的另一端是外部输入的频率控制字K。
每来1个时钟脉冲,相位寄存器采用上个时钟周期内相位寄存器的值与频率控制字K之和,并作为相位累加器在这一时钟周期的输出。
当频率全成器正常工作时,在标准频率参考源的控制下(频率控制字K决定了相应的相位增量),相们累加器则不断的对该相位增量进行线性累加,当相位累加器积满量时就会产生一次溢出,从而完成一个周期性的动作,这个动作周期即是DDS合成信号的一频率周期。
输出波形频率fo和频率分辨率fm按下式计算:
fo=fc×M/(k×2N)=fc×K/2N①
fm=fc/2N=fc/2N②
fc为DDS时钟频率,K为频率控制字(分频比),N为相位累加器位数,M为相位累加器的增量(步长)。
由①式可知,输出信号频率主要取决于频率控制字K,当K增大时,f0可以不断提高,由抽样定理,最高输出频率不得大于fc/2,而根据实验可得,实际工作频率小于fc/3时较为合适。
图表13相位累加器的结构示意图
根据题目基本要求和扩展要求:
频率范围为20HZ~20KHZ,频率步进为M=20HZ,所以取fc=10MHZ(fc的取值受到D/A转换速率的限制,并不是越高越好,因为数摸转换部分采用的是DAC0832,其转换速度为85ns,约为11.7MHZ,综合考虑,选用晶振基准频率为10MHZ),由于步进M=20HZ,则K至少要大于20KHZ/20=1KHZ。
所以频率码寄存器的位数至少为10位(215=1024>1000),因为单片机为8位,故选择2×8=16位便于实现。
3)数摸转换及幅度控制模块
①数摸转换。
采用转换速度为85ns,带宽10MHZ的8位单调高速乘法器
ADDA08ADDAC08具有快速的稳定时间,可完全满足波形要求。
输出级接一运放作为电压、电流转换器,可得到-5.000~+4.970V双极性电压输出。
②幅度控制采用双D/A技术。
双D/A技术是实现幅值可调的关键,由CPLD控制对DAC0832置数改变其输出电流,经电流/电压转换后通过电阻以电流源的形式提供给另一片DAC0832的基准电压,以此来控制函数发生器的输出电压。
单片机控制输入的数字
量,从而实现步进0.1V峰-峰值的幅度调整。
接法如图14
图14
4)后级处理模块
1低通滤波器处理。
采用二阶巴特沃滋滤波器。
它是一种幅度平坦的滤波器,即其幅频特性在3dB截止角频率ωc处几乎是平坦的。
低通电路幅频响应为
|A(jω/ωc)|2=A02/[1+(K2(ω/ωc)2
2后级射随器输出部分。
采用三极管9013组成的射随器进行扩流并提高其带载能力,可以满足发挥所要求的稳幅输出能力,当负载变化时,其输出电压幅度变化小于3%。
4)相位差调节模块
采用等相位的方法。
在采样一周期内,将基准输入信号相位角等分成360o,则每1o所用时间为t=T/360。
由于是单位度数,所以设置相位角φ等于设置波形与标准信号之间的等分相位个数。
4.显示模块
(1)液晶驱动本系统采用OCLMJ中文模块系列OCML4×8(128×64)点阵式液晶屏作为主要显示工具。
其特点是自带双控制芯片,即由两快控制芯片控制各位(64×64)的方阵;自动完成液晶控制控制;具有众多控制字;模块内部设置有数据缓冲区DDROM、字符发成器CGROM和CGRAM,用户可使用CGROM来存储自定义的点阵图形字符的字模数据。
(2)汉字显示全部的国标汉字点阵信息存放在FlashROM中,共192kbyte。
每个内码有两个字节(a,b)。
每个汉字的内码与其在点阵字库中的偏移量的关系为
offset=(a-oxA1)×94×24+24×(b-oxA1)
点阵字符的CDROM地址、字符字模和字符码三者之间的关系示意图。
如图15所示。
图15
三、软件系统
1.单片机子系统
控制流程图:
(d)
(c)
(b)
(a)预置参数移相程序流程图
(b)信号发生器流程图
(c)单片机读取CPLD数据流程图
(d)相位/频率测量仪程序流程图
(a)
2.单片机与CPLD(编程逻辑器件)通讯
单片机读取CPLD(编程逻辑器件)数据通过CPLD(编程逻辑器件)内部模拟74LS244缓冲器来实现,原理如图所示:
单片机从CPLD(编程逻辑器件)中读取数据
74LS244是三态输出的八缓冲器,当EN使能端为低电平时,数据允许通过,EN端为高电平时,输出呈高阻态。
由单片机通过3/8译码器可以分别选通EN1~EN8,连续获取由CPLD(编程逻辑器件)预先送入缓冲器的八个字节数据。
单片机与CPLD(编程逻辑器件)的使用这种通讯方式,无须握手信号,简洁而高效。
3.CPLD(编程逻辑器件)与单片机通讯
单片机向CPLD(编程逻辑器件)送控制字通过CPLD(编程逻辑器件)内部模拟74LS164(八位寄存器)实现,原理如图
单片机向CPLD(编程逻辑器件)中写命令字
74LS164是串行输入、并行输出的八位移位寄存器,在CPLD(编程逻辑器件)内部模拟74LS164可以很容易实现单片机向CPLD(编程逻辑器件)定命令字,单片机只需将要写入的控制字放从串口送出,或者由模拟串品送出,便可以实现。
而且当单片机串不够用时,采用I/O口模拟串口的方式也是一个节省资源好方法。
四、系统测试
1.使用仪器
MOTECHFG-506
KENWOOD40MHzOSCILLOSCOPECS-4135A示波器
DCPOWERSUPPLYDF1731SL3A
TFG2015VDDS函数信号发生器40MHz-15MHz
TektronicTDS3012B100MHz1.25GS/S
2.测试结果
相位计-频率测试数据表(Vp-p=2.5V,步进频率20Hz)
频率值
预置值
20Hz
40Hz
60Hz
1k
2k
4k
10k
15k
20k
实测值
20Hz
40Hz
59Hz
1009Hz
2006Hz
4011Hz
9987Hz
14960Hz
20020Hz
误差(%)
0
0
1.66%
0.9%
0.3%
0.28%
0.13%
0.26%
0.10%
相位计-相位测试数据表(Vp-p=2.5V,频率1KHz)
相位值(度)
预置值
5o
35o
55o
75o
90o
120o
150o
210o
270o
实测值
4.93o
34.6o
54.5o
74o
89o
118o
147o
207o
266o
误差(%)
1.40%
1.14%
0.91%
1.33%
1.11%
1.67%
2.00%
1.42%
1.48%
RC移相网络测试数据
输入信号频率
f1=100Hz
f2=1kHz
f3=10kHz
实际移相范围α
-65.2o~+65.4o
-59.8o~+58.9o
-63.8o~+64.2o
信号发生器频率测试数据(20Hz~20kHz,步进20Hz)
TektronicTDS3012B测量值(Hz)
本仪器测量值
(Hz)
20Hz
20.0
19.8
40Hz
40.6
39.8
60Hz
60.7
60.1
100Hz
101.1
101.0
200Hz
200.3
200.1
400Hz
400.1
400.5
800Hz
800.0
800.3
1KHz
1000.1
1000.4
2KHz
2000
1999.6
4KHz
4000.1
4000.0
8KHz
8000.6
8000.1
10KHz
10000.4
10000.3
12KHz
12000.0
11999.8
14KHz
14000.5
14000.0
16KHz
16000.0
15999.8
18KHz
18000.3
18000.0
20KHz
20000.4
20000.0
信号发生器相位测试数据
f1=100Hz
f2=1kHz
f3=10kHz
预置值
测量值(度)
预置值
测量值(度)
预置值
测量值(度)
0o
0.1
0o
0.1
0o
0.6
30o
2..8
30o
30.4
30o
31.1
45o
46.1
45o
45.2
45o
46.2
60o
61.0
60o
60.3
60o
62.1
90o
90.1
90o
90.2
90o
89.1
120o
12.6
120o
120.3
120o
119.9
150o
115.2
150o
150.0
150o
152.0
180o
180.5
180o
180.1
180o
182.1
210o
211.6
210o
210.2
210o
211.0
240o
242.1
240o
241.2
240o
242.5
270o
272.2
270o
271.7
270o
272.6
330o
333.2
330o
331.9
330o
334.1
五、总结
我们设计的系统,包括相位与频率测量,模拟移相网络,直接数字式信号发生器。
都实现了题目要求的基本功能,达到了相应的性能指标,且有一些发挥。
在整个设计中综合了CPLD和单片机技术,充分发挥了CPLD的速度优势,单片机控制、运算的优势,使系统测量精度、稳定性和开发效率大为提高。
测量和预置的参数通过液晶显示屏显示,具有很好的人机界面。
但由于时间紧迫,设计中仍有许多好的想法未能实现,如在移相网络中可以通过检测频率来实现不同频率下阻值的自动切换
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 低频 相位 设计
![提示](https://static.bdocx.com/images/bang_tan.gif)