最新数字时钟.docx
- 文档编号:9443955
- 上传时间:2023-02-04
- 格式:DOCX
- 页数:13
- 大小:96.66KB
最新数字时钟.docx
《最新数字时钟.docx》由会员分享,可在线阅读,更多相关《最新数字时钟.docx(13页珍藏版)》请在冰豆网上搜索。
最新数字时钟
数字时钟
一、引 言
1.1研究背景与意义
1.2设计原理
二、理论基础与分析
2.1石英晶体振荡器
2.2分频器
2.3时、分、秒计数器的设计
2.4译码显示电路的设计
2.5时间校正电路
2.6工作原理
三、结论
四、参考文献
五、附录
一、引 言
1.1研究背景与意义
随着科学技术的不断发展,人们对时间计量的精度要求越来越高。
高精度的计时工具大多数都使用了石英晶体振荡器,由于电子钟、石晶表、石英钟都采用了石英技术,因此走时精确度高,稳定性好,使用方便,不需要经常调校.数字式电子钟用集成电路计时时,译码代替机械式传动,用LED显示器代替指针显示进而显示时间,减小了计时误差.这种表具有时、分、秒、显示时间的功能,还可以进行时、分、秒的校对。
片选的灵活性好。
1.2设计原理
图1 数字电子钟逻辑框图
二、理论基础与分析
主体电路由功能部件和单元电路组成。
各功能部件的设计介绍分别为:
2.1石英晶体振荡器
振荡器是数字钟的核心,振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度.通常选用石英晶体构成振荡器电路。
一般来说,振荡器的频率越高,计时精度越高。
如下图图2所示为电子手表集成电路中的晶体振荡器电路。
图2 石英晶体振荡电路
该电路由F0=32768Hz的石英晶体和一个反向器构成稳定性好、精确度高的时间标准信号源。
利用石英晶体来控制振荡频率,电阻为反馈元件,电容C防止寄生振荡,调节可变电容C1可以对振荡器的频率进行微调,再通过反向器输出频率为32768Hz的方波脉冲信号。
2.2分频器:
石英晶体振荡器产生较高的32768Hz的频率,而电子钟需要秒脉冲,故可采用分频电路实现,分频器的功能主要有两个:
(1)产生标准秒脉冲信号。
(2)提供功能扩展电路所需要的信号。
如仿电台报时用的1KHz的高音频信号和500Hz的低音频信号,它可由74LS393(其引脚及功能表见附录)所组成,其电路图为图3所示:
图3 分频电路
对于单个二进制计数器而言,周期信号从CP端输入,则可以从Q0、Q1、Q2和Q3端分别得到2分频、4分频、8分频和16分频的信号。
本电路中石英晶体振荡器产生的32768Hz的方波脉冲信号经74LS393的三次16分频和一次8分频成为1Hz的信号即秒信号。
前三个16分频计数器从Q3脚输出。
因而不需要清零复位。
第四个8分频计数器从Q2脚输出,需要在输出的同时让计数器复位清零即构成三位二进制计数器。
因此将第二个74LS393的2Q2与2CR引脚相连。
第2Q2脚的输出就是秒信号,又是计数器的复位脉冲信号。
2.3时、分、秒计数器的设计
图4 60进制计数电路
分和秒计数器都是模M=60的计数器,其记数规律为00—01--、、、、、、--58—59—00、、、、、、可选用74LS160作为计数器级联组成,其电路图如上图图4所示:
由图可知CR接高电平,秒信号脉冲从CP端输入进行十进制记数,满十通过CO输出进位信号,此信号用于控制秒十位计数器的记数。
秒十位计数器为六进制计数器。
Q1、Q2的输出端通过与非门输出构成清零复位信号给CR端,从而构成六进制计数器。
同时这个信号还要作为秒计数器的进位脉冲送到分计数器。
秒十位计数器的CP脉冲的输入要通过一个与门受到秒个位计数器的进位信号CO的控制。
只有当CO=1时,秒计数脉冲才可能通过与门进入秒十位计数器的CP中。
分计数器的组成电路与秒计数器的组成电路完全相同。
不过进入CP的脉冲信号为由秒十位进位信号与非后输入的信号。
时计数器也是由两个74LS160串联组合而成。
其电路图如图图5所示:
图5 24进制计数电路
本电路采用时24进制显示方式。
时个位计数器开始作为十位计数器产生0—9的计时个位,当下一时间10点到时向上输出进位信号CO=1,同时时十位计数器加1,等计时到23点后再来时计数脉冲(即分记述满60)时计数器要清零复位。
所以十位计数器的Q0和时个位计数器的Q1通过与非门产生清零复位信号,使时计数器具备00——23循环计数的功能。
然后将六个计数器的计数结果通过计数器的Q0----Q3输出端送到七端显示译码驱动电路中。
其中74LS160引脚排列及功能表见附录
2.4译码显示电路的设计
译码是把给定的代码进行翻译,将时、分、秒计数器输出的四位二进制代码翻译为相应的十进制数,并通过LED显示器显示,通常LED显示器与译码器是配套使用的。
我们选用的七段译码驱动器(74LS247)和数码管(LED)是共阳接法。
LED显示器的3、8管脚接一起,限流电阻为200Ω和+5V联接。
其中74LS147的引脚及功能表见附录。
译码显示电路如图6所示。
图6 译码显示电路
其中4BI/RBI、5RBI、3LI引脚具有消隐、输入/串引消隐输出、串行消引输入、灯测试的功能,且为使74LS247正常工作,须将控制信号端BI/RBO、RBI、LT的引脚全部高电平。
它们分别对时、分、秒计数器的输出进行译码,通过7个限流电阻与LED数码器连接。
调节限流电阻的值可以改变LED亮度。
LED数码器采用共阳接法,阳极采用+5V电源作为发光二极管的驱动电源。
2.5时间校正电路:
当电子钟接通电源或者计时发现误差时,均需要校正时间。
校时电路分别实现对时、分和秒的校准。
(1)时、分时间校正电路
其电路图如图所示:
图7 时、分校时电路
当开关S1接地时,相当于输入0,与非门被关闭,秒脉冲信号无法输入,数字电子钟正常工作。
当开关S1接+5V时相当于输入1,与非门被打开,秒脉冲信号直接输入到时/分计数器中。
时/分计数器按秒进行计数;当时/分计数器调整到正确的时间时,马上将开关S1切换到接地,数字电子钟进入正常工作状态。
从而时计数器的调整。
(2)秒时间校正电路:
电路图为图8所示:
图8秒时间校正电路
当S3开关接+5V时,相当于输入1,与门打开,秒脉冲信号正常输入,数字电子钟正常工作;当S3开关接地时,相当于输入0,与门关闭,秒脉冲信号无法输入到秒计数器中,秒计数器暂停计数。
当秒计数器显示的时间秒值与标准的时间秒值相同时,马上将开关S3切换到接+5V。
数字电子钟要进入正常工作状态,从而实现秒计数器的调整。
由数字钟系统组成框图按照信号的流向分级安装,逐级级联。
这里的每一级是指组成数字钟的各功能电路。
级联时如果出现时序配合不同步或尖峰脉冲干扰引起逻辑混乱,可以增加多级逻辑门来延时
经过联调并纠正设计方案中的错误和不足之处后,再测试电路的逻辑功能是否满足设计要求。
最后画出满足设计要求的总体逻辑电路图,如图图9所示:
图9数字钟电路逻辑图
2.6工作原理
电路通电后,由于计数器和译码器驱动电路的状态不同,数字电子钟的显示时间要通过校时电路来调整。
石英晶体振荡器产生的f=32768Hz的标准时间信号经过两个74LS393二进制计数器级联分频后,从第二个74LS393的9脚输出f=1Hz的秒方波信号,它既是秒计数器的计数脉冲,同时又作为时、分校正电路的校正信号。
秒脉冲信号经与门送入秒计数器的个位进行计数,秒计数器个位从0开始计数,到9后CO输出进位信号,秒十位计数器加1,如此循环下去,当秒十位计数到6时(即Q1=Q2=1),向分计数器送出进位信号,从而完成秒六十进制计数;分六十进制计数器工作原理与秒计数器完全相同;时计数器的个位在分计数器输入的进位信号作用下进行0—9的计数,到9后再接受到分进位信号,时个位的CO输出1,通过与门输出计数脉冲使时十位的计数器加1,当时十位和时个位显示11点时,再有分进位信号脉冲输入,则时十位的Q0=1、时个位的Q1=1,经与非门输出为0,使时十位和个位清零复位,显示为00点。
各计数器的输出端输出的BCD码,分别送入相应的74LS247译码驱动集成电路,输出到LED共阳极数码管进行时间的显示。
三、结论
利用中小规模的集成电路设计了一台性能先进的数字电子钟。
该数字电子钟具有显示当前时、分、秒的时间、校时等功能。
在该系统中集成计数器是关键部件,由它构成了60进制秒计数器、60进制分计数器和24进制时计数器,并用LED七段数码显示器显示这三个计数器的输出。
在校时电路中,秒校时电路和分、时校时电路分别采用等待校时和加速校时来校对当前的显示时间。
四、参考文献
[1]阎石.数字电子技术基础(第四版).北京:
高等教育出版社,1998.
[2]童诗白等.模拟电子技术基础(第三版).北京:
高等教育出版社,2001.
[3]康华光.电子技术基础数字部分(第四版).北京:
高等教育出版社,2000.
[4]电子工程手册编委会,集成电路手册编委会.中外集成电路简明速查手册,TTL、CMOS电路,北京:
电子工业出版社,1991.
[5]张义和.ProtelDXP电路设计大全.北京:
中国铁道出版社,2005.
[6]杨刚,周群.电子系统设计与实践.北京:
电子工业出版社,2004.
[7]王春兴主编.电子技术实验教程.济南:
山东大学出版社,2005.
[8]南新志,刘计训主编.数字电路实验教程.济南:
山东大学出版社,2003.
[9]徐淑华主编.电工电子技术实验教程.济南:
山东大学出版社,2005.
[10]李伟,等.基于EWB的数字钟设计与实现.现代电子技术.2006(8):
115-117.
[11]方飞,谢丽春.EDA设计性实验课教学研究—数字钟的设计.曲靖师范学院学报,2005,24(6):
96-99.
[12]张吉卫,王晓红.基于单片机的多功能数字钟系统设计.电子世界,2005(4):
9-10.
[13]崔山等.2004年山东省大学生电子设计竞赛一等奖多功能数字钟(B题).电子世界,2005(06):
40-44.
[14]赵淑范.数字电子钟的设计.长春大学学报,2004,14(4):
36-39.
[15]何宏森.多功能智能电子钟的设计.兵工自动化,2005,24(4):
82-84.
五、附录
(1)74LS160引脚图[4-100]
74LS160真值表(H:
高电平,L:
低电平,-:
上升沿,X:
任意,d0~d3:
D0~D3稳态输入电平)
输入
输出
Cr
LD
ENP
ENT
CP
D0
D1
D2
D3
Q0
Q1
Q2
Q3
L
X
X
X
X
X
X
X
X
L
L
L
L
H
L
X
X
-
d0
d1
d2
d3
d0
d1
d2
d3
H
H
H
H
-
X
X
X
X
计
数
H
H
L
X
X
X
X
X
X
保
持
H
H
X
L
X
X
X
X
X
保
持
(2)74LS247引脚图[4-108]
74LS247真值表(H:
高电平,L:
低电平,×:
任意,0:
截止态)
十进制数
或功能
输入
/
输出
字形
D
C
B
A
a
b
c
d
e
f
g
0
H
H
L
L
L
L
H
L
L
L
L
L
L
O
0
1
H
×
L
L
L
H
H
O
L
L
O
O
O
O
1
2
H
×
L
L
H
L
H
L
L
O
L
L
O
L
2
3
H
×
L
L
H
H
H
L
L
L
L
O
O
L
3
4
H
×
L
H
L
L
H
O
L
L
O
O
L
L
4
5
H
×
L
H
L
H
H
L
O
L
L
O
L
L
5
6
H
×
L
H
H
L
H
L
O
L
L
L
L
L
6
7
H
×
L
H
H
H
H
L
L
L
O
O
O
O
7
8
H
×
H
L
L
L
H
L
L
L
L
L
L
L
8
9
H
×
H
L
L
H
H
L
L
L
L
O
L
L
9
10
H
×
H
L
H
L
H
O
O
O
L
L
O
L
11
H
×
H
L
H
H
H
O
O
O
L
O
O
L
12
H
×
H
H
L
L
H
O
L
O
O
O
L
L
13
H
×
H
H
L
H
H
L
O
O
L
O
L
L
14
H
×
H
H
H
L
H
O
O
O
L
L
L
L
15
H
×
H
H
H
H
H
O
O
O
O
O
O
O
无
消隐
×
×
×
×
×
×
L
O
O
O
O
O
O
O
无
脉冲消隐
H
L
L
L
L
L
L
O
O
O
O
O
O
O
无
灯测试
L
×
×
×
×
×
H
L
L
L
L
L
L
L
8
(3)74LS393计数器引脚图[4-130]
74LS393真值表(H:
高电平,L:
低电平,-:
上升沿,X:
任意,)
输入
输出
CR
CP
Q3
Q2
Q1
Q0
CO
H
X
L
L
L
L(异步清零)
L
L
X
保持
L
L
-
D3
D2
D1
D0(同步置数)
L
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 最新 数字 时钟
![提示](https://static.bdocx.com/images/bang_tan.gif)