通信原理课程设计报告数字基带信号.docx
- 文档编号:9356292
- 上传时间:2023-02-04
- 格式:DOCX
- 页数:14
- 大小:323.21KB
通信原理课程设计报告数字基带信号.docx
《通信原理课程设计报告数字基带信号.docx》由会员分享,可在线阅读,更多相关《通信原理课程设计报告数字基带信号.docx(14页珍藏版)》请在冰豆网上搜索。
通信原理课程设计报告数字基带信号
通信原理课程设计报告
一、设计任务
使用数字信源模块实现电路设计。
1、数字信源
数字信源是整个实验系统的发终端,模块内部只使用+5V电压。
本单元产生NRZ信号,信号码速率约为170.5KB。
帧长为24位,其中首位无定义,第2位到第8位是帧同步码(7位巴克码1110010),另外16位为2路数据信号,每路8位。
此NRZ信号为集中插入帧同步码时分复用信号,实验电路中数据码用红色发光二极管指示,帧同步码及无定义位用绿色发光二极管指示。
发光二极管亮状态表示1码,熄状态表示0码。
八选一mux81A:
8位数据选择器4512
三选一mux31A:
8位数据选择器4512
倒相器:
非门74HC04
抽样DFF1:
D触发器74HC74
二、工作原理
(1)原理框图
图数字信源原理框图
(2)工作原理
原理上数字信息可以表示成一个数字序列,实际传输中需要选择不同的波形来表示,本实验用NRZ波形讨论。
以NRZ信号为集中狂如帧同步码时分复用信号,信号码速率为170.5KB,帧长24位,其中首位无定义,第2位到到底8位为1110010,另外16位任意。
在传输时把若干个码元组成一个个的码组,即一个个的字或句,通常称为群或帧。
群同步又称帧同步。
帧同步的主要任务是把字或句和码区分出来。
在时分多路传输系统中,信号是以帧的方式传送。
每一个帧中包含多路。
接收端为了把各路信号区分开来,也需要帧同步系统。
帧同步是为了保证收、发各对应的话路在时间上保持一致,这样接收端就能正确接收发送端送来的每一个话路信号,当然这必须是在位同步的前提下实现。
FS信号、NRZ-OUT信号之间的相位关系,NRZ-OUT的无定义位为0,帧同步码为1110010,数据1为01100111,数据2为10001101。
FS信号的低电平、高电平分别为4位和8位数字信号时间,其上升沿比NRZ-OUT码第一位起始时间超前一个码元。
FS信号、NRZ-OUT信号之间的相位关系如图:
三、设计实现
(1)原理图
原理图与器件的连接
(2)各部分器件描述
三选一
三选一电路S4、S5信号分别输入到mux31A的地址端S0和S1,mux81A的S0、S1、S2输出的3路串行信号分别输入到mux31A的数据端D0、D1、D2,mux31A的输出端即是一个码速率为170.5KB的2路时分复用信号,此信号为单极性不归零信号(NRZ)。
实现程序:
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYMUX31aIS
PORT(S0,S1,D0,D1,D2:
INSTD_LOGIC;
Y:
OUTSTD_LOGIC);
ENDMUX31a;
ARCHITECTUREONEOFMUX31aIS
SIGNALM:
STD_LOGIC_VECTOR(1DOWNTO0);
BEGIN
M<=S1&S0;
PROCESS(M)
BEGIN
CASEMIS
WHEN"00"=>Y<=d0;
WHEN"01"=>Y<=d1;
WHEN"10"=>Y<=d2;
WHENOTHERS=>NULL;
ENDCASE;
ENDPROCESS;
ENDONE;
元件:
八选一
采用8路数据选择器,它内含了8路传输数据开关、地址译码器和三态驱动器,其真值表如表1-1所示。
Mux81A的地址信号输入端S0、S1、S2并连在一起并分别接PU1、PU2、PU3信号,它们的8个数据信号输入端的D0~D7分别D0、D1、D2输出的8
个并行信号连接。
Mux81A输出信号都是码速率为170.5KB、以8位为周期的串行信号
真值表
S2
S1
S0
Y
0
0
0
D0
0
0
1
D1
0
1
0
D2
0
1
1
D3
1
0
0
D4
1
0
1
D5
1
1
0
D6
1
1
1
D7
Φ
Φ
Φ
0
Φ
Φ
Φ
高阻
程序:
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYMUX81aIS
PORT(S0,S1,S2,D0,D1,D2,D3,D4,D5,D6,D7:
INSTD_LOGIC;
Y:
OUTSTD_LOGIC);
ENDMUX81a;
ARCHITECTUREONEOFMUX81aIS
SIGNALM:
STD_LOGIC_VECTOR(2DOWNTO0);
BEGIN
M<=S2&S1&S0;
PROCESS(M)
BEGIN
CASEMIS
WHEN"000"=>Y<=d0;
WHEN"001"=>Y<=d1;
WHEN"010"=>Y<=d2;
WHEN"011"=>Y<=d3;
WHEN"100"=>Y<=d4;
WHEN"101"=>Y<=d5;
WHEN"110"=>Y<=d6;
WHEN"111"=>Y<=d7;
WHENOTHERS=>NULL;
ENDCASE;
ENDPROCESS;
ENDONE;
元件:
分频器
分频器进行13分频,输出信号频率为341kHz。
74161是一个4位二进制加计数器,预置在3状态。
74193完成÷2、÷4、÷8、÷16运算,输出PU6、PU1、PU2、PU3等4个信号。
PU6为位同步信号,频率为170.5kHz。
PU1、PU2、PU3为3个选通信号,频率分别为PU6信号频率的1/2、1/4和1/8。
74193是一个4位二进制加/减计数器,当CPD=PL=1、时,可在Q0、Q1、Q2及Q3端分别输出上述4个信号。
40160是一个二一十进制加计数器,预置在7状态,完成÷3运算,在Q0和Q1端分别输出选通信号PU4、PU5这两个信号的频率相等、等于PU3信号频率的1/3。
程序:
libraryieee;
useieee.std_logic_1164.all;
useieee.std_logic_arith.all;
useieee.std_logic_unsigned.all;
entityfpqis
port(
CLK:
INstd_logic;
PU1,PU2,PU3,PU4,PU5,PU6:
OUTstd_logic
);
endfpq;
architectureoneoffpqis
signalQ:
std_logic_vector(5downto0);
begin
process(CLK)
begin
ifCLK'EVENTANDCLK='1'then
if(Q="111111")then
Q<="000000";
else
Q<=Q+1;
endif;
endif;
endprocess;
PU1<=Q(5);--170.5/32Hz
PU2<=Q(4);--170.5/16Hz
PU3<=Q(3);--170.5/8Hz
PU4<=Q
(2);--170.5/4Hz
PU5<=Q
(1);--170.5/2Hz
PU6<=Q(0);--170.5Hz
endone;
仿真波形:
输入的信息码为111100100110011110001101得出的NRZ码型:
数据分析:
心得体会:
通信原理这两个星期的课程设计让我学到了许多东西,刚开始的时候什么都不懂,根本无从下手,后来慢慢研究了一下实验原理框图和对本实验相关的知识进行了解才知道要从哪里入手,查阅相关的书籍和上网找些资料为课程设计做好准备,接下来的工作就是按照老师给的原理框图放上元器件,然后进行器件连接,其他的仿真软件没有学习过,找一些有关资料,发现要学会也挺难得,最后我就决定用这学期学过的EDA对设计进行仿真实现,因为对EDA比较熟悉,做起来就相对容易了,不像其他软件那么麻烦。
通过这个课程设计,让我学到了数字信源模块对NRZ波形的作用,通过外接电源提供电压供电路使用,通过输入码元产生波形,从而可分析NRZ波形特点,设计的实现工作原理在上面都已经介绍,下面来谈谈我的心得体会吧
课程设计刚开始,我没有一点头绪,举步维艰,对于理论知识学习不够扎实的我深感“书到用时方恨少”,于是我找到相关教材与实验手册,对知识系统而全面进行了梳理,遇到难处先是苦思冥想再向同学请教,终于熟练掌握了基本理论知识,而且领悟诸多平时学习难以理解掌握的较难知识,学会了如何思考的思维方式,找到了设计的灵感。
在课程设计过程中,我不断发现错误,不断改正,不断领悟,不断获取。
最终的检测调试环节,通过自己的努力觉得自己这次的课程设计又是一大收获。
尽管课程设计是在期末才开始,边做课程设计边复习期末考试也不是一件容易的事啊,有时候想做这个有时候想做那个,所以到头来一片混乱中,所以自己的计划很重要,最终还是均衡了两者,又复习中学习,在学习中设计,我们的教材学习完毕,掌握许多知识,但是还有很多地方理解领悟不到位,由于晶振电路相关内容未能掌握以致无法自行设计,只得参考书本上的电路,在EWB中试行操作,逐步摸索。
回顾起此次课程设计,至今我仍感慨颇多,的确,从理论到实践,在整整两星期的日子里,可以说得是苦多于甜,但是可以学到很多很多的的东西,同时不仅可以巩固了以前所学过的知识,而且学到了很多在书本上所没有学到过的知识。
通过这次课程设计使我懂得了理论与实际相结合是很重要的,只有理论知识是远远不够的,只有把所学的理论知识与实践相结合起来,从理论中得出结论,才能真正为社会服务,从而提高自己的实际动手能力和独立思考的能力。
设计中难免会遇到过各种各样的问题,同时在设计的过程中发现了自己的不足之处,对以前所学过的知识理解得不够深刻,掌握得不够牢固,时至今日,课程设计基本告成,才切身领悟实践是最重要的。
EWB做晶振电路的时候也遇到很多困难,引脚悬空即为低电平,现实中引脚悬空呈现大电阻特性即高电平,看似很简单的东西还是要靠自己动手才能掌握。
这次课程设计终于顺利完成了,在设计中遇到了一些编程问题,最后在自己的努力和同学的帮助下,终于完成了。
总的来说,课程设计加深了自己对通信原理这门课的理解,发现自己还有很多的地方要复习,甚至还有知识点的理解偏差。
以后一定加倍努力!
通信原理课程设计报告
设计题目:
数字系带信号
专业:
电子信息工程
班级:
L062班
姓名:
杨敏
学号:
20060468
指导老师:
劳有兰
设计时间:
2009年6月28日星期日
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 通信 原理 课程设计 报告 数字 基带 信号