八位加法器设计实验报告.docx
- 文档编号:902051
- 上传时间:2022-10-13
- 格式:DOCX
- 页数:15
- 大小:174.41KB
八位加法器设计实验报告.docx
《八位加法器设计实验报告.docx》由会员分享,可在线阅读,更多相关《八位加法器设计实验报告.docx(15页珍藏版)》请在冰豆网上搜索。
八位加法器设计实验报告
实验四:
8位加法器设计实验
1.实验目的:
熟悉利用quartus原理图输入方法设计简单组合电路,掌握层次化设计方法。
2.实验原理:
一个八位加法器可以由八个全加器构成,加法器间的进位可以串行方式实现,即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。
3.实验任务:
完成半加器,全加器,八位加法器设计,使用例化语句,并将其设计成一个原件符号入库,做好程序设计,编译,程序仿真。
1)编译成功的半加器程序:
moduleh_adder(a,b,so,co);
inputa,b;
outputso,co;
assignso=aAb;
assignco=a&b;
endmodule
2)编译成功的全加器程序:
modulef_adder(ain,bin,cin,cout,sum);
outputcout,sum;inputain,bin,cin;
wirenet1,net2,net3;
h_adderu1(ain,bin,net1,net2);
h_adderu2(.a(net1),.so(sum),.b(cin),.co(net3));
oru3(cout,net2,net3);
endmodule
3)编译成功的八位加法器程序:
modulef_adder8(ain,bin,cin,cout,sum);
cout;input
output[7:
0]sum;output
[7:
0]ain,bin;inputcin;
wirecout0,cout1,cout2,cout3,cout4,cout5,cout6;f_adder
u0(.ain(ain[0]),.bin(bin[0]),.cin(cin),.sum(sum[0])
.cout(cout0));
f_adder
u1(.ain(ain[1]),.bin(bin[1]),.cin(cout0),.sum(sum[1
]),.cout(cout1));
f_adder
u2(.ain(ain[2]),.bin(bin[2]),.cin(cout1),.sum(sum[2
]),.cout(cout2));
f_adder
u3(.ain(ain[3]),.bin(bin[3]),.cin(cout2),.sum(sum[3
]),.cout(cout3));
f_adder
u4(.ain(ain[4]),.bin(bin[4]),.cin(cout3),.sum(sum[4
]),.cout(cout4));
f_adder
u5(.ain(ain[5]),.bin(bin[5]),.cin(cout4),.sum(sum[5
]),.cout(cout5));
f_adder
u6(.ain(ain[6]),.bin(bin[6]),.cin(cout5),.sum(sum[6
]),.cout(cout6));
f_adder
u7(.ain(ain[7]),.bin(bin[7]),.cin(cout6),.sum(sum[7
]),.cout(cout));
endmodule
4)八位加法器仿真程序:
modulef_adder8_vlg_tst();
//constants
//generalpurposeregisters
//regeachvec;
//testvectorinputregisters
reg[7:
0]ain;
reg[7:
0]bin;
regcin;
//wireswirecout;
wire[7:
0]sum;
//assignstatements(ifany)
f_adder8i1(
and
//portmap-connectionbetweenmasterportssignals/registers
.ain(ain),
.bin(bin),
.cin(cin),
.cout(cout),
.sum(sum)
);
initial
begin
ain=10;bin=11;cin=0;
#100ain=10;bin=10;cin=0;
#100ain=10;bin=10;cin=1;
#100ain=12;bin=18;cin=0;
#100ain=12;bin=18;cin=1;
#100$stop;
end
endmodule
5)八位加法器仿真图:
MModelSimALTERASTARTEREDITIONlD.Od
*|Instance
Designunit
Designur
二hZf_addefS_vlg_t5t
f_addera_vl.,,Module
+1.ii
f_adderB
Module
1-J#INEAL#带
f_addera_vl.„
Process
勸aim-Default:
■:
■:
■:
二±1函凶
^vsimjcapadty#Capacity
MName
lvalue〔Kind
Mode
C3*DJ
ain
OOOOL,,Pack,,.
'rizerna
bin
00010.P^dc.^
jf
an
1Regis*,.
JiTerna
•
GOUt
StflNet
丁zcna
a*
sum
QOOU.^Net
Intern^
*1
|
上J
Objects■;±1函凶
d」
MLbraryj^sim]
1H
[血Wm亡|IB|Dm怕
Wave-Default:
FileEditViewCompileSimulateAddWaveTcol^LayoutWindowHelp
□H厨飞电(B1IU3娅臣|
M
jColumnLayout|Defaultjrj
|T6函向创FT回鱼I亟
1働
;】Transcript=
#SimulationBreakpoint:
BreakinModulef_adderS_vlazatD:
/quaniia5i/f_adderS/simulatiot
#MACRO*/f_adderE_nin_insim_rtl_ver±Log*doPAUSED耳匸line19
■;SlM(pau£ed)>
6)元件原理图及元件入库:
半加器原理图
JQuartusH32-bit-6^ujnntu/h-odde「-h.日dde^j
FileEdit:
ViewProjectAssignmentsProcessingToolsWindowHelp©
DsSIHi0S為噩醪
hadder
iSlh_adder.bdf
ProjectNavigator
2[5X
R、Hierarchv昌Files[5?
DesiyiUnite
Tasks
Task
7
J
►CompileDesign
>許Analysis&Syntheses
t>AFitter(PlaoeSiRjoute)
7
t>»Assemblef(GenerateprogrammirFgfiles
V*>►TmneQuestTimingAnalysis
7
>►EDANetiistWriter
亠11JHi;■-—;ftsf^%i—j-bJ—arr—n-»-ij-«
T|F
J
f|R|j.
F,r4
Fk)樹:
Compilation
厠區)罠甥AD略”drrF\\\
ffX
Customize..
xxv«Sear(h»v
◎TypeMessage
Info(293000}:
QuartusIIFullCompilationwasBuccessful,0errors,Swarni
SISystem人Processing(119)AExtrabifb八Infb口11}JIWarning⑸丿¥CriticalWarning(可NErrorNSuppressed(&)/孚Location:
:
文件入库bsf:
卜计算机►软件(D:
}►yuanlitu►
須奴粋致打开审刻录新建立件夹
鼻下戴
■桌面
-最近访I可的位置
.库
B卿鱼图片国却
□J迅雷下载
任计算机
邕本地磁盘(C:
)
j软件(D:
)
交档任:
)
18驱前器(H;)H
茗称*
惨改日期
0db
2015/10/221&21
文朕
incremental_db
2015/10/2216:
20
文帳
simulation
2015/10/221&21
文濮
h_addernasm.rpt
2015/10/2216:
21
RPT文件
盘hadder.bdf
2015/10/2216:
20
BDF文件
屈h.addernbsf
2015/10/2216^22
聒F文件
h_adder.done
2015/10/2216:
21
DONE文件
i』h^addered^.rpt
2015/10/221621
RPT文件
I[h_adderfitrpt
2015/10/221&21
RPT文件
h_adder.fitsm£g
2015/10/2216:
21
SMSG如
|_jh_adderfitsummary
2015/10/2216:
21
SUMMARY文件
h_adderrflow.rpt
2015/10/2216:
21
RPT文件
_hadderjdi
2015/10/2216:
21
JDI文件
I[h^addermap^t
2015/10/22L6j20
RPT文件
h_adder.map.summary
2015/10/2216:
20
SUMMARY文件
口h_adderpin
2015/10/221&21
PIN文件
囲1h_adder.qpf
2015/10/2216:
17
QPF文件
_haddecqsf
2015/10/2216:
20
QSF文件
.h_addersof
2015/10/221&21
SOF文件
hadder.sta.rpt
2015/10/2216:
21
RPT文件
h_adder^ta^unrnnary
2015/10/2216i21
SUMMARY文件
h_adder.bsf修改日期2015/10/221&22
BSF文件大1.92KB
剖潼日朗!
2015/10/221^22
全加器原理图:
QuartusII32-bit-D:
/yuan11tu/f_adder-f_add
FileEditVi亡训ProjectAssignmentsProcessingToolsWindowHelp
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 八位 加法器 设计 实验 报告