《数字电子技术基础实验》指导书计算机学院.docx

《数字电子技术基础实验》指导书计算机学院.docx

《《数字电子技术基础实验》指导书计算机学院.docx》由会员分享，可在线阅读，更多相关《《数字电子技术基础实验》指导书计算机学院.docx（41页珍藏版）》请在冰豆网上搜索。

《数字电子技术基础实验》指导书计算机学院

北方民族大学

BeifangUniversityofNationalities

《数字电子技术基础》实验指导书

北方民族大学教务处

北方民族大学

《数字电子技术基础》课程指导书

编著　杨艺马宏兴

电气信息工程学院

二〇一二年九月一日

目录

数字电路实验基本知识4

实验一、基本逻辑门逻辑实验7

实验二、三态门实验10

实验三、数据选择器和译码器13

实验四、一位全加器的设计16

实验五、触发器19

实验六、计数器24

数字电路实验基本知识

一、数字集成电路封装

中、小规模数字lC中最常用的是TTL电路和CMOS电路。

TTL器件型号以74（或54）作前缀，称为74/54系列，如74LS10、74F181、54S86等。

中、小规模CMOS数字集成电路主要是4XXX／45XX（X代表0—9的数字）系列，高速CMOS电路HC（74HC系列），与TTL兼容的高速CMOS电路HCT（74HCT系列）。

TTL电路与CMOS电路各有优缺点，TTL速度高，CMOS电路功耗小、电源范围大、抗干扰能力强。

由于TTL在世界范围内应用极广，在数字电路教学实验中，我们主要使用TTL74系列电路作为实验用器件，采用单一＋5V作为供电电源。

数字IC器件有多种封装形式。

为了教学实验方便，实验中所用的74系列器件封装选用双列直插式。

图l是双列直插封装的正面示意图。

双列直插封装有以下特点：

图1双列直插式封装图图2PLCC封装图

1.从正面（上面）看，器件一端有一个半圆的缺口，这是正方向的标志。

缺口左边的引脚号为l,引脚号按逆时针方向增加。

图1中的数字表示引脚号。

双列直插封装IC引脚数有14、16、20、24、28等若干种。

2.双列直插器件有两列引脚。

引脚之间的间距是2.54毫米。

两列引脚之间的距离有宽（15.24毫米）、窄（7.62毫米）两种。

两列引脚之间的距离能够少做改变，引脚间距不能改变。

将器件插入实验台上的插座中去或者从插座中拔出时要小心，不要将器件引脚弄弯或折断。

3.74系列器件一般左下角的最后一个引脚是GND，右上角的引脚是Vcc。

例如，14引脚器件引脚7是GND，引脚14是Vcc；20引脚器件引脚10是CND，引脚20是Vcc。

但也有一些例外，例如16引脚的双JK触发器74LS76，引脚13（不是引脚8）是GND，引脚5（不是引脚16）是Vcc。

所以使用集成电路器件时要先看清它的引脚图，找对电源和地，避免因接线错误造成器件损坏。

数字电路综合实验中，使用的复杂可编程逻辑器件MACH4—64/32（或者ISP1O16）是44引脚的PLCC（PlasticLeadedchipCarrier）封装，图2是封装正面图。

器件上的小圆圈指示引脚1,引脚号按逆时针方向增加，引脚2在引脚1的左边，引脚44在引脚1的右边。

MACH4—64/32电源引脚号、地引脚号与ISP1O16不同，千万不要插错PLCC插座。

插PLCC器件时，器件的左上角（缺角）要对准插座的左上角。

拔PLCC器件应使用专门的起拔器。

若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。

实验台上的接线采用自锁紧插头、插孔（插座）。

使用自锁紧插头、插孔接线时，首先把插头插进插孔中，然后将插头按顺时针方向轻轻一拧则锁紧。

拔出插头时，首先按逆时针方向轻轻拧一下插头，使插头和插孔之间松开，然后将插头从插孔中拔出。

不要使劲拔插头，以免损坏插头和连线。

必须注意，不能带电插、拔器件。

插、拔器件只能在关断＋5V电源的情况下进行。

二、TTL集成电路使用规则

1、接插集成块时，要认清定位标记，不得插反。

2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。

电源极性绝对不允许接错。

3、闲置输入端处理方法

（1）悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。

但易受外界干扰，导致电路的逻辑功能不正常。

因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。

（2）直接接电源电压VCC（也可以串入一只1～10KΩ的固定电阻）或接至某一固定电压（＋2.4≤V≤4.5V）的电源上，或与输入端为接地的多余与非门的输出端相接。

（3）若前级驱动能力允许，可以与使用的输入端并联。

4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。

当R≤680Ω时，输入端相当于逻辑“0”；当R≥4.7KΩ时，输入端相当于逻辑“1”。

对于不同系列的器件，要求的阻值不同。

5、输出端不允许并联使用（集电极开路门（OC）和三态输出门电路（3S）除外）。

否则不仅会使电路逻辑功能混乱，并会导致器件损坏。

6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R＝3～5.1KΩ。

三、数字电路测试及故障查找、排除

设计好一个数字电路后，要对其进行测试，以验证设计是否正确。

测试过程中，发现问题要分析原因，找出故障所在，并解决它。

数字电路实脸也遵循这些原则。

1.数字电路测试

数字电路测试大体上分为静态测试和动态测试两部分。

静态测试指的是，给定数字电路若干组静态输入值，测试数字电路的输出值是否正确。

数字电路设计好后，在实验台上连接成一个完整的线路。

把线路的输入接电平开关输出，线路的输出接电平指示灯，按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。

静态测试是检查设计是否正确，接线是否无误的重要一步。

在静态测试基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试。

有些数字电路只需进行静态测试即可，有些数字电路则必须进行动态测试。

一般地说，时序电路应进行动态测试。

2.数字电路的故障查找和排除

在数字电路实验中，出现问题是难免的。

重要的是分析问题，找出出现问题的原因，从而解决它。

一般地说，有四个方面的原因产生问题（故障）：

器件故障、接线错误、设计错误和测试方法不正确。

在查找故障过程中，首先要熟悉经常发生的典型故障。

（1）器件故障

器件故障是器件失效或器件接插问题引起的故障，表现为器件工作不正常。

不言而喻，器件失效肯定会引起工作不正常，这需要更换一个好器件。

器件接插问题，如管脚折断或者器件的某个（或某些）引脚没插到插座中等，也会使器件工作不正常。

对于器件接插错误有时不易发现，需仔细检查。

判断器件失效的方法是用集成电路测试仪测试器件。

需要指出的是，一般的集成电路测试仪只能检测器件的某些静态特性。

对负载能力等静态特性和上升沿、下降沿、延迟时间等动态特性，一般的集成电路测试仪不能测试。

测试器件的这些参数，须使用专门的集成电路测试仪。

（2）接线错误

接线错误是最常见的错误。

据有人统计，在教学实验中，大约百分之七十以上的故障是由接线错误引起的。

常见的接线错误包括忘记接器件的电源和地；连线与插孔接触不良；连线经多次－使用后，有可能外面塑料包皮完好，但内部线断；连线多接、漏接、错接；连线过长、过乱造成干扰。

接线错误造成的现象多种多样，例如器件的某个功能块不工作或工作不正常，器件不工作或发热，电路中一部分工作状态不稳定等。

解决方法大致包括：

熟悉所用器件的功能及其引脚号，知道器件每个引脚的功能；器件的电源和地一定要接对、接好：

检查连线和插孔接触是否良好；检查连线有无错接、多接、漏接；检查连线中有无断线。

最重要的是接线前要画出接线图，按图接线，不要凭记忆随想随接；接线要规范、整齐，尽量走直线、短线，以免引起干扰。

（3）设计错误

设计错误自然会造成与预想的结果不一致。

原因是对实验要求没有吃透，或者是对所用器件的原理没有掌握，因此实验前一定要理解实验要求，掌握实验线路原理，精心设计。

初始设计完成后一般应对设计进行优化。

最后画好逻辑图及接线图。

（4）测试方法不正确

如果不发生前面所述三种错误，实验一般会成功。

但有时测试方法不正确也会引起观测错误。

例和，一个稳定的波形，如果用示波器观测，而示波器没有同步，则造成波形不稳的假象。

因此要学会正确使用所用仪器、仪表。

在数字电路实验中，尤其要学会正确使用示波器。

在对数字电路测试过程中，由于测试仪器、仪表加到被侧电路上后，对被测电路相当于一个负载，因此侧试过程中也有可能引起电路本身工作状态的改变，这点应引起足够注意。

不过，在数字电路实验中，这种现象很少发生。

当实验中发现结果与预期不一致时，千万不要慌乱。

应仔细观测现象，冷静思考问题所在。

首先检查仪器、仪表的使用是否正确。

在正确便用仪器、仪表的前提下，按逻辑图和接线图逐级查找问题出现在何处。

通常从发现问题的地方，一级一级向前测试，直到找出故障的初始发生位置。

在故障的初始位置处，首先检查连线是否正确。

前面已说过，实验故障绝大部分是由接线错引起的，因此检查一定要认真、仔细。

确认接线无误后，检查器件引脚是否全部正确插进插座。

有无引脚折断、弯曲、错插问题。

确认无上述问题后，取下器件侧试，以检查器件好坏，或者直接换一个好器件。

如果器件和接线都正确，则需考虑设计问题。

实验一、基本逻辑门逻辑实验

一、实验目的

l.掌握TTL与非门、或非门和异或门输入与输出之间的逻辑关系。

2.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。

二、实验所用器件和仪表

1.二输入四与非门74LS001片

2.二输入四或非门74LS281片

3.二输入四异或门74LS861片

三、实验内容

1.测试二输入四与非门74LSOO一个与非门的输入和输出之间的逻辑关系。

2.测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。

3.测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。

4.用与非门实现与门、非门、或门、或非门、异或门的逻辑关系。

四、实验提示

1.将被测器件插入实验台上的14芯插座中。

2.将器件的引脚7与实验台的“地（GND）”连接，将器件的引脚14与实验台的+5V连接。

3.用实验台的电平开关输出作为被测器件的输入。

拨动开关，则改变器件的输入电平。

4.将被测器件的输出引脚与实验台上的电平指示灯连接。

指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。

五、实验接线图及实验结果

74LS00中包含4个二与非门，74LS28中包含4个二或非门，74LS86中包含4个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。

测试其他逻辑门时的接线图与之类似。

测试时各器件的引脚7接地，引脚14接＋5V。

图中的Kl、K2是电平开关输出，LEDO是电平指示灯。

1.测试74LS00逻辑关系接线图及测试结果

输入

输出

B

A

Y

L

L

L

H

H

L

H

H

2.测试74LS28逻辑关系接线图及测试结果

输入

输出

B

A

Y

L

L

L

H

H

L

H

H

3.测试74LS86逻辑关系接线图及测试结果

输入

输出

B

A

Y

L

L

L

H

H

L

H

H

4.用与非门实现与门、非门、或门、或非门、异或门的逻辑关系。

方法：

先化简逻辑表达式

根据逻辑表达式画出逻辑电路图，并根据器件引脚图标出各引脚序号，以保证接线一次正确。

在实验箱上搭接线路，经检查正确无误后，开启电源开关，按照或门的逻辑真值表验证。

六、电子版实验报告及虚拟实验要求

用自己的用户名和密码登陆202.201.125.50，完成相关虚拟实验内容。

1、将本次实物实验的全部数据（8个真值表）的实验结果均填写至报告模板中。

注意答案以大写字母H和L表示高低电瓶，用其他字母、小写或数字代替均按0分处理。

以下是虚拟实验内容：

2、用与非门实现与门。

3、用两个与非门的单元来实现（使用123456管脚来实现）。

4、测试最后将“单刀双掷开关0”拨到输入低电平；“单刀双掷开关1”拨到输入高电平；

七、实验要求

1、认真、对立地完成实验，学会集成电路正方向的识别方法、引脚图的识别以及正确插拔集成电路的方法；

2、学会逻辑开关、LED指示灯的使用方法；

3、画出每一个实验内容的逻辑电路图，写出逻辑关系式，并如实记录实验数据。

八、预习要求

1、上课时必须提交预习报告，不提交预习报告者本次实验以零分记。

2、预习报告内容：

（1）74LS00，74LS28，74LS86的功能表。

（2）74LS00，74LS28，74LS86芯片引脚图（网上查询）。

（3）查询资料说明如何用用与非门实现与门、非门、或门、或非门、异或门的逻辑关系。

实验二、三态门实验

（验证性实验）

一、实验目的

l.掌握三态门逻辑功能和使用方法。

2.掌握用三态门构成总线的特点和方法。

3.初步学会用示波器测量简单的数字波形。

二、实验所用器件和仪表

1.二输入四与非门74LS001片

2.三态输出的四总线缓冲门74LS1251片

3.万用表

4.示波器

三、实验基本原理

TTL三态输出门是一种特殊的门电路，它与普通的TTL门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态——高阻状态，处于高阻状态时，电路与负载之间相当于开路。

三态输出门按逻辑功能及控制方式来分有各种不同类型，本实验所用三态门的型号是74LS125三态输出四总线缓冲器，附图2.1（a）是三态输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）

，

＝0为正常工作状态，实现Y＝A的逻辑功能；

＝1为禁止状态，输出Y呈现高阻状态。

这种在控制端加低电平时电路才能正常工作的工作方式称低电平使能。

图2.1（b）为74LS125引脚排列。

表2.1为功能表。

（a）（b）

图2.174LS125三态四总线缓冲器逻辑符号及引脚排列

三态电路主要用途之一是实现总线传输，即用一个传输通道（称总线），以选通方式传送多路信息。

图2.2所示，电路中把若干个三态TTL电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态（

＝0）其余各门皆处于禁止状态（

＝1）。

由于三态门输出电路结构与普通TTL电路相同，显然，若同时有两个或两个以上三态门的控制端处于使能态，将出现与普通TTL门“线与”运用时同样的问题，因而是绝对不允许的。

表2.1

输入

输出

A

Y

0

0

1

0

1

1

0

1

高阻态

图2.2三态输出门实现总线传输

四、实验内容

1.74LS125三态门的输出负载为74LSOO一个与非门输入端。

74LSOO同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。

同时测试74LS125三态输出时74LSOO输出值。

2.74LS125三态门的输出负载为74LSOO一个与非门输入端。

74LSOO同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。

同时测试74LS125三态输出时74LSOO输出值。

3.用74LS125两个三态门输出构成一条总线。

使两个控制端一个为低电平，另一个为高电平。

一个三态门的输入接lMHz信号，另一个三态门的输入接500KHz信号。

用示波器观察三态门的输出。

五、实验提示

1.三态门74LS125的控制端

为低电平有效。

2.用实验台的电平开关输出作为被测器件的输入。

拨动开关，则改变器件的输入电平。

六、实验接线图和实验结果

1.实验内容1和2接线图

图2.3是实验内容1和2接线图，图中K1、K2和K3是电平开关输出，电压表指示电压测量点。

拨动电平开关K3、K2、K1，则改变74LSOO一个与非门输入端、74LS125三态门控制端、三态门输入端的电平。

图2.3实验内容1和实验内容2接线图

2.当74LSOO引脚2为低电平时，测试74LS125引脚3和74LSOO引脚3，结果如下：

三态门输出高电平4.09V

三态门输出低电平0.12V

三态门三态输出0.38V

74LSOO引脚3输出4.04V

3.当74LSOO引脚2为高电平时，测试74LS125引脚3和74LSOO引脚3，结果如下：

三态门输出高电平4.09V

三态门输出低电平0.12V

三态门三态输出l.50V

74LSOO引脚3输出0.10V

4.用三态门构成总线接线图

图2.4三态门构成总线

用三态门74LS125构成总线时，只要将三态门输出并联即可，在任何时刻，构成总线的三态门中只允许一个控制端为低电平，其余控制端应为高电平。

图2.4中，K1、K2是电平开关输出。

当K1为高电平、K2为低电平时，OUTPUT输出500KHz；当K2为高电平、K1为低电平时，OUTPUT输出1MHz。

七、实验预习要求

理解三态门的概念，复习课本中相关内容。

八、实验要求

1.认真做实验，将每一步所测试的电压值与相关理论知识结合起来，理解三态门三态输出、高电平输出、低电平输出等概念。

2.掌握三态门构成总线的方法，尝试用四个三态门构成总线。

九、思考题

1.三态门构成总线时，能否在某一时刻有两个控制端为低电平？

2.在实验1和实验2中，为什么三态门三态输出电压会不同？

提示：

实验1和实验2中三态门三态输出电压之所以不同，是由于在三态输出作为74LSOO输入的情况下，74LSOO的这个输入端相当于悬空，这个输入端的电压应与此与非门的另一个输入端电压值有关。

因此在同一个与非门的一个输入接低电平时，与非门的另一个悬空输入端（三态门输出）受到低电压钳制，电压值为0.38V；在与非门的一个输入接高电平时，另一个悬空输入端（三态门输出）不受钳制，电压值为1.50V。

实验三、数据选择器和译码器

一、实验目的

1.熟悉译码器的逻辑功能。

2.掌握用2线-4线译码器扩展成3线-8线译码器的方法。

3.熟悉数据选择器的逻辑功能。

4.学习用数据选择器构成组合逻辑电路的方法。

二、实验所用器件和仪表

1.双4选l数据选择器74LSl531片

2.双2线-4线译码器74LS1391片

3.万用表1块

4.示波器l台

三、实验原理

译码器是一个多输入、多输出的组合逻辑电路。

它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。

译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。

不同的功能可选用不同种类的译码器。

译码器可分为通用译码器和显示译码器两大类。

前者又分为变量译码器和代码变换译码器。

1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。

若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。

而每一个输出所代表的函数对应于n个输入变量的最小项。

二进制译码器实际上也是负脉冲输出的脉冲分配器。

若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称多路分配器），如图3.1所示。

若在S1输入端输入数据信息，

＝

＝0，地址码所对应的输出是S1数据信息的反码；若从

端输入数据信息，令S1＝1、

＝0，地址码所对应的输出就是

端数据信息的原码。

若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。

根据输入地址的不同组合译出唯一地址，故可用作地址译码器。

接成多路分配器，可将一个信号源的数据信息传输到不同的地点。

二进制译码器还能方便地实现逻辑函数，如图3.2所示，实现的逻辑函数是

图3.1作数据分配器图3.2实现逻辑函数

2.数码显示译码器

此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等。

数据选择器又叫“多路开关”。

数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。

数据选择器的功能类似一个多掷开关，如图3.4所示，图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。

图3.44选1数据选择器示意图

数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。

数据选择器的电路结构一般由与或门阵列构成，也有用传输门开关和门电路混合而成的。

所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。

引脚排列如图3.5，功能如表3.1。

表3.1

输入

输出

A1

A0

Q

1

×

×

0

0

0

0

D0

0

0

1

D1

0

1

0

D2

0

1

1

D3

图3.574LS153引脚功能

、

为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。

1）当使能端

（

）＝1时，多路开关被禁止，无输出，Q＝0。

2）当使能端

（

）＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0～D3送到输出端Q。

如：

A1A0＝00则选择DO数据到输出端，即Q＝D0。

A1A0＝01则选择D1数据到输出端，即Q＝D1，其余类推。

数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。

用4选1数据选择器74LS153实现函数

函数F的功能如表3.2所示

表3.2表3.3

输入

输出

A

B

C

F

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

输入

输出

中选数据端

A

B

C

F

0

0

0

1

0

0

D0＝0

0

1

0

1

0

1

D1＝C

1

0

0

1

0

1

D2＝C

1

1

0

1

1

1

D3＝1

函数F有三个输入变量A、B、C，而数据选择器有两个地址端A1、A0少于函数输入变量个数，在设计时可任选A接A1，B接A0。

将函数功能表改画成3.3形式，可见当将输入变量A、B、C中B接选择器的地址端A1、A0，由表3.3不难看出：

D0＝0，D1＝D2＝C，D3＝1

则4选1数据选择器的输出，便实现了函数

接线图如图3.6所示。

图3.64选1数据选择器实现

当函数输入变量大于数据选择器地址端（A）时，可能随着选用函数输入变量作地址的方案不同，而使其设计结果不同，需对几种方案比较，以获得最佳方案。

四、实验内容

1.测试74LS