信号质量测试.docx
- 文档编号:891735
- 上传时间:2022-10-13
- 格式:DOCX
- 页数:53
- 大小:982.83KB
信号质量测试.docx
《信号质量测试.docx》由会员分享,可在线阅读,更多相关《信号质量测试.docx(53页珍藏版)》请在冰豆网上搜索。
信号质量测试
信号质量测试
文件编号
文件版本
共54页
V1.10
信号质量测试规范
A0
2004-7-10
新拟制
起草人
信号质量测试规范
关键词:
信号完整性、测试
摘要:
本规范详细说明了单板信号质量测试的方法。
其中包括各类信号波形参数的定义,进行信号质量测试的条件,覆盖范围,合格标准,信号分类,各类信号波形参数的指标,测试点的选择以及测试结果分析重点。
缩略语清单:
SI
SignalIntegrity
信号完整性
TTL
Transistor-TransistorLogic
晶体管-晶体管逻辑
CMOS
ComplementaryMetalOxideSemicondutor
互补金属氧化物半导体
LVTTL
LowVoltageTTL
低电压TTL
LVCMOS
LowVoltageCMOS
低电压CMOS
ECL
EmitterCoupledLogic
发射极耦合逻辑
PECL
Pseudo/PositiveEmitterCoupledLogic
伪发射极耦合逻辑
LVDS
LowVoltageDifferentialSignaling
低电压差分信号
GTL
GunningTransceiverLogic
射电收发逻辑
HSTL
High-SpeedTransceiverLogic
高速收发器逻辑
eHSTL
EnhancedHigh-SpeedTransceiverLogic
增强高速收发器逻辑
dHSTL
DifferentialHSTL
差分HSTL
SSTL
StubSeries-terminatedLogic
线脚系列终端逻辑
SPI
SerialPeripheralInterface
串行外围接口
I2C
InterIntegratedCircuitBus
内部集成电路总线
USB
UniversalSerialBus
通用串行总线
1
引言
《信号质量测试规范》是为了规范和指导硬件调试、硬件测试以及生产测试时信号质量测试方法及手段,在总结长期实际工作经验的基础上制定的。
由于某些原因的限制,本规范难免会存在着一些纰漏。
我们实际使用、遵循规范的过程,也是一个检验和完善规范的过程。
希望大家能积极的提出宝贵意见及见解,以保持该规范的的可操作性,推动我司规范性文档的建设进程。
2适用范围
本规范作为研发、中试进行信号质量测试的共同标准。
本规范适用于**产品中所有数字信号的调试、测试过程。
测试时应覆盖各个功能模块,包括电源、时钟、复位电路、CPU最小系统、外部接口(E1、网口、串口等等)、逻辑芯片(CPLD/FPGA)、专用电路等等。
模拟电路由于其信号的连续变化性,不能直接应用本规范,可择情参考。
本文档不包括的内容:
非信号质量测试内容。
例如不适用于部分硬件接口指标测试,系统硬件规格测试、环境测试、EMC测试、安规测试、防护测试、振动测试等。
3信号质量测试概述
3.1信号完整性
现在的高速数字系统的时钟频率可能高达数百兆Hz,其快斜率瞬变和极高的工作频率,以及很大的电路密集度,必将使得系统表现出与低速设计截然不同的行为,出现了信号完整性问题。
破坏了信号完整性将直接导致信号失真、定时错误,以及产生不正确数据、地址和控制信号,从而造成系统误工作甚至导致系统崩溃。
因此,信号完整性问题已经越来越引起高速数字电路设计人员的关注。
如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC,则该电路具有较好的信号完整性。
反之,当信号不能正常响应时,就出现了信号完整性问题。
SI(SignalIntegrity)解决的是信号传输过程中的质量问题,尤其是在高速领域,数字信号的传输不能只考虑逻辑上的实现,物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。
3.2信号质量
常见的信号质量问题表现在下面几个方面:
1)过冲
类型
正过冲
负过冲
图例
危害
1、闩锁损伤器件(>VCC/VDD),对器件冲击造成器件损坏;
2、形成干扰源,对其它器件造成串扰。
1、闩锁损伤器件( 2、管脚上的负电压可能使器件PN衬底(寄生二极管)前向偏置,流过的大电流大于1安时,熔断键丝产生开路。 产生原因 1、其它相邻信号串扰; 2、器件驱动能力太强; 3、没有匹配或者匹配不当。 解决建议 1、PCB布线避开干扰源和耦合路径; 2、增加电阻匹配,参考做法是始端串电阻或者末端并阻抗(电阻),减少过冲。 备注 闩锁: 关于闩锁的概念可以参考《数字电路》这一类教材。 现在由于厂家工艺改进,闩锁问题基本上可以得到规避。 但是长时间的信号过冲会使得器件失效率增加(尤其是负过冲)。 2)毛刺(噪声) 类型 正向毛刺 负向毛刺 图例 危害 容易造成控制信号控制错误或时钟信号相位发生错误: 1)数据线上的毛刺如果被采样到,可能造成判断结果错误; 2)边沿触发的器件中,时钟线上的毛刺可能会使得采样到多余的数据(相当于多了一拍时钟)。 产生原因 1)PCB走线串扰(例如数据线和时钟线并行走线较长,信号线放置在晶振等干扰源附近); 2)外界干扰,如地线噪声等; 3)逻辑出现竞争、冒险; 解决建议 1)控制器件布局和PCB走线,信号远离干扰源; 2)添加去耦电容或输出滤波等。 滤波器件尽量靠近信号管脚; 3)逻辑设计中添加冗余项,或者采用同步逻辑设计,避免竞争冒险; 备注 1)毛刺脉冲带来的问题多发生在器件替代后出现问题; 2)如果负向毛刺时始终落在高电平判决门限以上,那么没有什么影响(因为始终会被判断为高电平);如果正向毛刺始终落在低电平判决门限以下,那么没有什么影响(因为始终会被判断为低电平)。 3)回勾(台阶) 类型 上升沿回勾 下降沿回勾 图例 危害 1)主要是时钟类信号上的回勾有危害,可能会使得采样到多余的数据(相当于多了一拍时钟),影响了时钟信号上升沿和下降沿的单调性; 2)对于电源信号,上电边沿的回勾可能导致系统死机,需要结合复位信号判断是否可以接受; 3)数据信号由于一般是在数据的中间采样,回勾的影响不是很大(除非速率很高,建立保持时间1~2ns,这时需要考虑回勾对数据的影响)。 产生原因 匹配不当,信号放射回来形成回勾 解决建议 增加合适的匹配。 一般来讲,对于单端信号,单板内信号可以加33欧电阻始端匹配,板间信号加200欧电阻匹配较合适。 备注 如上面毛刺项的说明,如果回勾始终落在高电平判决门限以上(或者始终落在低电平判决门限以下),那么没有什么影响,因为会被判断为高电平(或低电平) 3)信号边沿缓慢 类型 上升沿缓慢 下降沿缓慢 图例 危害 上升、下降沿缓慢发生在数据信号线上(串口信号线,HW信号线等)时,会造成数据采样错误。 产生原因 驱动能力不够,或者负载过大(例如链路阻抗太大) 解决建议 1)提高驱动能力; 2)减小负载。 备注 由于驱动不足或者负载过大,信号边沿缓慢常常伴随着信号幅度较低现象 4)振荡(回冲/振铃) 类型 回冲 振铃 图例 表现: 多次跨越电平临界值。 又称为回冲。 处于VH附近的回冲称为正向回冲,处于VL附近的回冲称为负向回冲 表现: 经过多次反复才回归正常电平。 又称为振铃。 缺点(危害) 类似于多次过冲。 且跨越电平临界值后,在高低电平之间是一种不确定的状态。 在高低电平之间是一种不确定的状态(有可能被判断为0,也可能被判断为1)。 产生原因 匹配不当(例如匹配阻抗过大、过小)。 解决建议 更改为合适的匹配电阻/阻抗。 备注 5)建立、保持时间(Setuptime&Holdtime) 建立保持时间是一个时序的概念。 通常把单板的数字信号分为控制信号、时钟信号、地址信号、数据信号等, 时序关系就是这些信号间的相互关系。 判断时序关系主要有两个指标: 建立时间和保持时间。 如下图,建立时间就是指在触发器的采样信号(这个采样信号通常是指时钟)有效之前,数据已经稳定不变的时间;而保持时间是指采样信号有效之后数据保持稳定不变的时间。 类型 建立时间 保持时间 图例 缺点(危害) 建立时间不够,读到的数据会是一个不稳定的数据,可能会采样错误 保持时间不够,读写数据处理过程中同样可能读写到错误数据 产生原因 设计时没有考虑清楚,设计出错。 或者没有考虑到设计容限范围,在某些异常情况下(例如温度变化使得器件参数漂移)建立、保持时间不够。 解决建议 1、设计时把时钟从FPGA/CPLD中引出,在设计裕度不够时可以调节; 2、对于时钟边沿采样信号,尽量使得采样时钟边沿在数据的中间,这样尽管器件参数漂移,设计上还是有较大的裕度。 备注 1、在某些特殊情况下,建立时间和保持时间的值可以为零; 2、有时芯片资料给出的参数不对,按照手册要求设计反而出错(这在自己开发ASIC的情况下可能会发生。 商用芯片一般不存在此类问题)。 4)产生信号质量问题的其它原因: Ø串扰 串扰表现为在一根信号线上有信号通过时,在PCB板上与之相邻的信号线上就会感应出相关的信号,我们称之为串扰。 窜扰的表现形式通常是毛刺。 信号线距离地线越近,线间距越大,产生的串扰信号越小。 异步信号和时钟信号更容易产生串扰。 因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。 Ø电磁辐射 EMI(Electro-MagneticInterference)即电磁干扰,产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。 EMI表现为当数字系统加电运行时,会对周围环境辐射电磁波,从而干扰周围环境中电子设备的正常工作。 它产生的主要原因是电路工作频率太高以及布局布线不合理。 目前已有进行EMI仿真的软件工具,但EMI仿真器都很昂贵,仿真参数和边界条件设置又很困难,这将直接影响仿真结果的准确性和实用性。 最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节,实现在设计各环节上的规则驱动和控制。 4 信号质量测试条件 测量时请尽量满足下面的测试条件,否则测试结果可能会不正确,且测试结果会因人而异,不利于对测试对象的评估! 4.1单板/系统工作条件: 单板信号质量测试须满足以下条件: 1)单板/系统工作在室温条件; 2)单板/系统可靠接地。 接地内容参考第8节“测试系统接地说明”; 3)单板/系统上电正常工作1小时后测试; 4)单板/系统尽量工作在满负荷条件下。 如果测试项目有轻载、满载限制要求,则轻载、满载条件下都要测试; 5)单板电源稳定在额定电压±5%的范围内。 4.2信号质量测试人员要求: 1)熟悉逻辑电平的基本知识,熟练掌握示波器的使用方法; 2)对被测单板的原理电路有深刻认识,对信号分类有清楚认识,了解板上器件的工作速度和工作电平。 4.3示波器选择与使用要求: 1)测量前保证测试仪器(仪表)和被测单板或系统共地。 如果不共地,地线浮空,可能会得到错误的测试结果。 接地内容参考第8节“测试系统接地说明”; 2)测量前需要校准仪器; 3)为确保测试数据的精度,应尽量采用高输入阻抗、小电容值、高带宽的有源探头和高带宽的示波器; 4)示波器的带宽: 描述了示波器固有的上升时间(即时延)。 探头和示波器的带宽要超过信号带宽的3~5倍以上; 5)示波器的采样速率: 表示为样点数每秒(
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 信号 质量 测试