数字钟电路的分析与设计.docx
- 文档编号:8751405
- 上传时间:2023-02-01
- 格式:DOCX
- 页数:13
- 大小:207.44KB
数字钟电路的分析与设计.docx
《数字钟电路的分析与设计.docx》由会员分享,可在线阅读,更多相关《数字钟电路的分析与设计.docx(13页珍藏版)》请在冰豆网上搜索。
数字钟电路的分析与设计
题目:
数字钟电路的分析与设计
标题1
中英文摘要1
引言1
一、电路原理设计1
1.1总体方案设计2
1.2数字钟的组成原理图3
1.3主干电路设计..3
1.3.1振荡器电路的设计..3
1.3.2时间计数器电路的设计..4
1.3.3译码驱动电路的设计..4
1.3.4分频电路的设计..5
1.4扩展电路设计..6
1.4.1校时电路的设计..6
二、基于MULTISIM的电路仿真7
2.1主干电路的仿真8
三、系统分析8
3.1单元电路设计和器件选择8
3.1.1定时器8
3.1.2计数器10
3.1.3译码显示11
3.2工作原理12
3.3电路原理总图12
结论......................................................................................................................................13
致谢13
参考文献14
附录15
数字钟电路的分析与设计
摘要
数字钟是采用数字电路实现对“时”,“分”,“秒”的数字显示的计时装置。
本系统由振荡器、分频器、计数器、译码器、LED显示器和校时电路组成,采用74LS系列(双列直插式)中小规模集成芯片。
总体方案设计由主体电路和扩展电路两大部分组成。
其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能,进行了各单元的设计,总体调试,以实现它的计时周期为24小时,显示满刻度为23时59分59秒。
关键词:
振荡器分频器计数器译码器LED显示器
ACircuitDesignandAnalysisofDigitalClock
Abstract
Digitalclockisatimingdevice,whichcouldusedigitalcircuittodisplaytherighttimeofhours,minutesandseconds.Thesystemismadeupbyoscillator,frequencydivider,numbercounter,decipherer,LEDindicatorandcalibratedcircuitandutilizesthemedium-sizedintegratedchipof74LSseries(double-rowplug-in).Thedesignfortheoverallprojectiscomposedoftwopartsthemaincircuitandtheexpandedcircuit.Themaincircuitcarriedonthebasicfunctionofthedigitalelectronicclockandtheexpandedcircuitcarriesontheexpandedfunctionofit.Eachunitisdesignedandtheoveralladjustmentisperformed,soastoachieveits24-hourtimeperiodanddisplaythefullscaleof23:
59:
59.
Keywords:
oscillatorfrequencydividernumbercounterdeciphererLEDindicator
引言
数字钟是用数字集成电路做成的现代计时器,与传统的机械钟相比,它具有走时准确、显示直观(有荧光七段数码显示器)、无机械传动装置等优点。
而且钟表的数字化给人们生产生活带来了极大的方便,大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备,甚至各种定时电气的自动启用等。
所有这些都是以钟表数字化为基础的。
因此,研究数字钟的应用原理及扩大其应用,有着非常现实的意义。
一、电路原理设计
本系统采用振荡器、分频器、计数器、译码器、显示器、校时电路组成。
由LED七段数码管来显示译码器所输出的信号。
采用了74LS系列中小规模集成芯片。
总体方案设计由主体电路和扩展电路两大部分组成。
其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。
总体的设计方案如下。
1.1总体方案设计
一个基本的数字钟电路主要由译码显示器,“时”,“分”,“秒”计数器和定时器组成。
干电路系统由秒信号发生器“时”、“分”、“秒”计数器、译码器及显示器电路组成。
方案一:
首先构成一个CB555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲信号,由74LS160采用清零法分别组成六十进制的“秒”计数器、六十进制“分”计数器、24进制“时”计数器。
清零法适用于有异步置零输入端的集成计数器。
原理是不管输出处于哪种状态,只要在清零输入端加一个有效电平电压,输出会立即从那个状态回到“0000”状态。
清零信号消失后,计数器又可以从“0000”状态开始重新计数。
使用CB555定时器的输出作为“秒”计数器的CP脉冲,把秒计数器的进位输出作为“分”计数器地CP脉冲,分计数器的进位输出作为“时”计数器的CP脉冲。
使用74LS48为驱动器,共阴极七段数码管作为显示器。
方案二:
首先构成一个CB555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲信号,由74LS160采用置数法分别组成六十进制的“秒”计数器、六十进制“分”计数器,24进制“时”计数器。
置数法适用于具有预置数功能的集成计数器。
对于就有预置数功能的计数器而言,在其计数过程中可以将它输出的任意一个状态通过译码,产生一个预置数控制信号反馈至预置数控制端,在下一个CP脉冲作用后,计数器会把预置数输入端A、B、C、D的状态置入输出端。
预置数控制信号消失后,计数器就从被置入的状态开始重新计数。
使用CB555定时器的输出作为“秒”计数器的CP脉冲,把“秒”计数器的进位输出作为“分”计数器的CP脉冲,“分”计数器的进位输出作为“时”计数器的CP脉冲。
使用74LS48为驱动器,共阴极七段数码管作为显示器。
方案一和方案二的设计都很正确,但是方案二在60进制计数器上采用的是置数法,比方案一效果要好。
因为清零法在计数进位上不稳定,需要加一个触发器,效果才比较好,但是本着设计简洁,效果稳定的前提下采用方案二。
通过数字钟方框图和原理图可以看出,秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现,在此我们用555定时器加分频器来实现。
将标准“秒”信号送入“秒”计数器,“秒”计数器采用60进制计数器,每累计60秒发出一个分脉冲信号,该信号将作为“分”计数器的时钟脉冲。
“分”计数器也采用60进制计数器,每累计60分钟,发出一个时脉冲信号,该信号将被送到“时”计数器。
“时”计数器采用24进制计时器。
译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码,通过七位LED七段显示器显示出来。
1.2数字钟的组成原理图
数字钟的原理框图如图1-1所示,它是由振荡器、分频器、计秒电路、计分电路、计时电路、译码显示电路等组成。
工作时555定时器组成的电路产生稳定的脉冲信号,经过3次分频,得到“秒”脉冲信号,并送至计秒电路;当计秒电路满60时,输出秒进位信号,送计分电路;当计分电路满60时,输出分进位信号,送计时电路;当计时电路满24时,“时”、“分”、“秒”计数器同时自动清零。
时显示器
分显示器
秒显示器
时译码器
分译码器
秒译码器
时计数器
分计数器
秒计数器
校时电路
振荡器
分频器
图1-1数字钟方框图
1.3主干电路的设计
1.3.1振荡器
振荡器是数字钟的心脏,它的作用是产生时间标准信号。
数字钟的精度就主要取决于时间标准的频率和稳定度。
振荡器可由晶振组成,也可以由555定时器组成。
图1-2是由555定时器构成的1kHz的自激振荡器,计时是1Hz的脉冲才是1s计一次数,所以需要分频才能得到1Hz的脉冲。
图1-2555定时器产生频率为1KHZ信号的电路
1.3.2时间计数器电路
时间计数器电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器均为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器。
1.3.2.1秒计数器的设计
秒信号发生器是数字钟的核心部分,它的精度和稳定度决定了时信号发生器和分信号发生器的精度。
“秒”计数器为60进制计数器。
60进制可通过十进制和六进制串联而成,从而完成数码显示。
因为同步加法计数器74LS160可构成10进制以下的计数器,所以此电路中秒的计时采用74LS160来进行设计。
1.3.2.2分计数器的设计
“分”计数器也是60进制计数器。
同“秒”计数器一样是由74LS160计数器设计构成。
1.3.2.3时计数器的设计
时计数器是24进制计数器。
考虑到器件的统一能增强调试的成功性,同样采用两片74LS160十进制计数器产生计数和进位.
1.3.3译码驱动电路的设计
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为七段数码管的正常工作提供足够的工作电流。
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行编译,变成相应的数字。
用于驱动LED七段数码显示常用的有74LS48。
74LS48是BCD-7段译码器/驱动器,其输出是OC门输出且高电平有效,专用于驱动LED七段共阴极显示数码管。
由74LS48和LED七段共阴极数码管组成一位数码显示电路。
若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端,便可进行不同数字显示。
在译码器输出与数码管之间串联的R为限流电阻。
当数字钟的计数器在CP脉冲的作用下,就应将其状态显示成清晰的数字符号,需要将计数器的状态进行译码并将其显示出来。
选用的计数器全部是二—十进制集成片,“秒”,“分”,“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态反映。
每组输出的计数状态都按BCD代码以高低电平来表现。
因此,需要经过译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。
将计数器和译码显示器连在一起。
其电路连接图如图1-3所示。
图1-3译码显示电路
1.3.4分频电路的设计
分频器的主要功能是产生标准“秒”脉冲信号,选用中规模计数器74LS90就可以实现上述功能。
该芯片内部有一个2分频和一个5分频器,要实现10分频就得将中规模计数器74LS90的QA端和其输入端INA相连,即可实现十分之一分频。
将3片这样连接的74LS90级联,因为每片为十分之一分频器,3片级联就正好得到1Hz的标准“秒”脉冲信号。
具体电路如图1-4。
图1-4分频电路
1.4扩展电路的设计
1.4.1校时电路
当时钟指示不准或停摆时,就需要校准时间。
校准的方法很多,但对校时电路的要求是,在进行小时校正时不影响“分”和“秒”计数器的正常计数,最常用的有“快速校时法”。
校正电路如图1-5所示。
该电路由4个与非门和3个开关组成。
其中与非门G1和G2组成R-S触发器,是用来防止开关抖动的。
与非门G3和G4分别接到时个位进位端和分个位进位端。
开关K1、、K2分别是时校正、分校正开关。
当不校正时开关K1、、K2都处于闭合状态。
当校正时位时,需要把开关K1打开,然后用手拨动开关K3,来回拨动一次,就能使时个位上的显示增加“1”,根据需要去拨动开关的次数,校正完毕后把K1开关闭合。
校“分”位和校“时”位的方法一样。
图1-5校时电路
二、基于Multisim的电路仿真
在当今电子设计领域,EDA设计和仿真是一个十分重要的设计环节。
在众多的EDA设计和仿真软件中,Multisim以其强大的仿真设计应用功能,在各高校电信类专业电子电路的仿真和设计中得到了较广泛的应用。
Multisim及其相关库包的应用对提高学生的仿真设计能力,更新设计理念有较大的好处。
Multisim是InteractiveImageTechnologies(ElectronicsWorkbench)公司推出的以Windows为基础的电路仿真工具,适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式,具有丰富的仿真分析能力。
它的前身EWB(电子实验平台)软件,最突出的特点是用户界面友好,各类器件和集成芯片丰富,尤其是其直观的虚拟仪表是Multisim的一大特色。
Multisim所包含的虚拟仪表有:
示波器,万用表,函数发生器,波特图图示仪,失真度分析仪,频谱分析仪,逻辑分析仪,网络分析仪等。
而通常一个普通实验室是无法完全提供这些设备的。
这些仪器的使用使仿真分析的操作更符合平时实验的习惯。
本次毕业设计首先应用Multisim对所设计的电路图进行仿真修改,在保证电路无误的情况下搭建实际数字钟电路。
2.1主干电路的仿真
一个完整的数字电子钟有主电路和扩展电路组成。
其主要功能是在接入电源时能正确的显示时、分、秒。
由于Multisim是慢扫描,所以在给电路加“秒”脉冲时为了达到实际电子钟的走时效果,将用1kHz代替1Hz。
而分频器的效果可以通过在分频器电路的各输出端接一示波器看波形的变化。
具体的仿真效果如图2-1。
图2-1主干电路仿真效果图
三、系统分析与设计
3.1单元电路设计和器件选择
3.1.1定时器
定时器采用555定时器,它是一种数字、模拟混合型的中规模集成电路,应用十分广泛。
它是一种产生时间延迟和多种脉冲信号的电路,由于内部电压标准使用了三个5K电阻,故取名555电路。
其电路类型有双极性和CMOS型两大类,二者的结构和工作原理类似。
二者的逻辑功能和引脚排列完全相同,易于互换。
其中双极型产品型号最后数码为555,CMOS型产品型号最后数码为7555。
其内部原理图如图3-1。
为了提高电路的带负载能力,还在输出端设置了缓冲器G4。
如果将3端经过电阻接到电源上,那么只要这个电阻的阻值足够大,3端电压为高电平时4端电压也一定为高电平,4端电压为低电平时3端电压也一定为低电平。
555定时器能在很宽的电源电压范围内工作,并可承受较大的负载电流。
双极性555定时器的电源电压范围为5~16V,最大的负载电流达200mA。
CMOS型7555定时器的电源电压范围为3~18V,但最大负载电流在4mA以下。
使VC1和VC2的低电平信号为输入电压信号的不同电平,那么输出与输入之间的关系将为施密特触发特性;如果在Vi2加上一个低电平触发信号以后,经过一定的时间能在VC1端自动产生一个低电平信号,就可以得到单稳态触发器;如果能使VC1和VC2的低电平信号交替地反复出现,就可以得到多谐振荡器。
图3-1 555定时器内部原理图
表3-1CB555的功能表
输入
输出
RD
Vi1
Vi2
V0
TD状态
0
X
X
低
导通
1
>2/3Vcc
>1/3Vc
低
导通
1
<2/3Vcc
>1/3Vc
不变
不变
1
<2/3Vcc
<1/3Vc
高
截止
1
>2/3Vcc
<1/3Vc
高
截止
3.1.2计数器
(1)60进制计数器
在数字钟的控制电路中,分和秒的控制都是一样的,都是60进制,都是由一个十进制计数器和一个六进制计数器串联而成的,在电路的设计中我采用的是统一的器件74LS160的反馈置数法来实现十进制功能和六进制功能。
图3-2是用74LS160构成六进制计数器的结构图,根据74LS160的结构把输出端的0101(十进制为5)用一个与非门74LS00引到Load端便可置0,这样就实现了六进制计数。
在分和秒的进位时,用秒计数器的Load端接分计数器的CLK控制时钟脉冲,脉冲在下降沿来时计数器开始计数。
图3-2 74LS160构成六进制计数器
(2)24进制计数器
数字钟的小时要用到3进制,要用到十进制,并且在计数到24时要清零,所以不能用单纯的十进制计数器,当计数计到24时,即显示的十位为2和个位为3时就要清零,这自然就要想到用与非门和非门反馈接到清零或置数端来实现。
如图3-4
图3-4控制小时显示的电路图
3.1.3译码显示器
译码显示器电路由共阴极译码器74LS48和七段数码管LED组成。
其真值表如表3-2。
表3-274LS48BCD七段译码驱动器真值表
74LS48引脚功能-----七段译码驱动器真值表
十进
制数
输入
BT/RB0
输出
LT
RBI
A
B
C
D
a
b
c
d
e
f
g
0
H
/
0
0
0
0
H
1
1
1
1
1
1
1
1
H
/
0
0
0
1
H
0
1
1
0
0
0
0
2
H
/
0
0
1
0
H
1
1
0
1
1
0
1
3
H
/
0
0
1
1
H
1
1
1
1
0
0
1
4
H
/
0
1
0
0
H
0
1
1
0
0
1
1
5
H
/
0
1
0
1
H
1
0
1
1
0
1
1
6
H
/
0
1
1
0
H
0
0
1
1
1
1
1
7
H
/
0
1
1
1
H
1
1
1
0
0
0
0
8
H
/
1
0
0
0
H
1
1
1
1
1
1
1
9
H
/
1
0
0
1
H
1
1
1
0
0
1
1
字符显示器:
分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。
电子计算器,数字万用表等显示器都是显示分段式数字。
而LED数码显示器是最常见的,通常有红、绿、黄等颜色。
LED的死区电压较高,工作电压大约1.5~3V,驱动电流为几十毫安。
74LS48译码驱动器输出是高电平有效,所以配接的数码管必须采用共阴极接法,数码管的两个“S”引脚均接地。
而74LS47译码驱动器是低电平有效,所以配接的数码管必须采用共阳极接法。
共阴极数码管常用型号有BS201、BS202等。
本试验主要采用共阴极数码管。
图3-5是共阴极式LED数码管的原理图,使用时公共阴极接地,使每个发光二极管都处于导通状态,而且这7个发光二极管a到g分别由相应的BCD七段译码器来驱动。
图3-5共阴极LED数码管的原理图
3.2工作原理
一个基本的数字钟电路系统主要有“秒”信号发生器、“时”、“分”、“秒”计数器、译码器及显示器电路组成。
“秒”信号产生器是整个系统的时基信号,在此用555定时器来实现。
将555定时器与电阻、电容按照555定时器构成振荡器(图1-2)的接线,组成一个输出1kHz的脉冲信号,经过三分频后产生频率为1Hz的标准“秒”脉冲信号,将该标准“秒”信号送入“秒”计数器。
“秒”计数器采用60进制计数法,其是由2片74LS160采用反馈置数法串联而成,每累计60秒发出一个分脉冲信号。
从“秒”计数器输出的该信号将被送到“分”计数器。
“分”计数器也采用60进制计数法,每累计60分钟,发出一个时脉冲信号,此计数原理与“秒”计数器完全相同。
从“分”计数器输出的该信号将被送到“时”计数器。
“时”计数器采用24进制计时器。
译码显示电路将“时”、“分”、“秒”计数器的输出状态送到74LS48译码器进行译码然后将其输出接到七段显示器上,通过LED七段显示器显示出来。
只要按照图1-3接好电路图,输出的数码即可在数码管中对应显示。
3.3电路原理总图
数字电子钟的设计总电路图见附录。
结论
随着科学技术的不断发展,人们对时间计量的精确度要求越来越高。
数字式电子钟用集成电路计时、译码,代替机械式传动,用LED显示器代替指针显示进而显示时间减小了计时误差,这种表具有时、分、秒显示时间的功能,还可以进行时和分的校对。
片选的灵活性好。
具有广阔的应用前景。
参考文献
[1]毛期俭.数字电路与逻辑设计实验及应用.北京:
人民邮电出版社,2005
[2]吕思忠,施齐云.数字电路实验与课程设计.哈尔滨:
哈尔滨工程大学出版社,2003
[3]邓勇,周铎,邓斌.数字电路设计完全手册.北京:
国防科技大学出版社,2004.6
[4]赵淑范.数字电子钟的设计.长春大学学报,2004.8,14,4:
26-40
[5]梁明理,邓仁清.电子线路.北京:
高等教育出版社,第四版,1999.6
[6]于勤科,赵志杰,岳应娟.Protel电子设计实用指南.西安:
西安电子科技大学出版社,1990.1
[7]梁廷贵,王裕深.计数器分频器锁存器驱动器分册.北京:
科学技术文献出版社,2002.2
[8]常华,袁刚.仿真软件教程—Multisim和MATLAB.北京:
清华大学出版社,2006
[9]阎石.数字电子技术基础.北京:
高等教育出版社,1998.12
[10]集成电路手册分编委会编.中外集成电路简明速查手册,TTL、COMS电路.北京:
电子工业出版社,1997
[11]MichaelE.IndustrialElectricity.America,2004
[12]GeorgeBurbridgeClayton,stevewinder.OperationalAmplifiers.America,2003
附录
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电路 分析 设计