RS编码FPGA毕业设计.docx
- 文档编号:855854
- 上传时间:2022-10-13
- 格式:DOCX
- 页数:37
- 大小:172.04KB
RS编码FPGA毕业设计.docx
《RS编码FPGA毕业设计.docx》由会员分享,可在线阅读,更多相关《RS编码FPGA毕业设计.docx(37页珍藏版)》请在冰豆网上搜索。
RS编码FPGA毕业设计
摘要
RS码是多进制的BCH码,经太长期的进展后,RS编码的原理和编码技术已经十分成熟,具有同时纠正突发错误与随机错误的优势,以纠正突发错误尤其突出。
普遍的应用于深空通信、卫星通信、数据传输、数据存储、移动通信、文件传输,数字音频和视频传输。
本论文以RS(7,3)码为例,深切研究了RS码的原理,性质,编码方式。
利用VerilogHDL语言和QuartusⅡ软件,成立RS编码模块,并搭建编码系统进行了仿真,取得正确的仿真波形图和对波形图的仿真分析。
在此基础上利用Altera公司芯片型号为FLEX10K20RC208-4的FPGA下载编码系统,验证了RS编码结果的正确性,能将这一结果应用于实际的通信中。
关键词:
RS码;编码系统;仿真分析;FPGA;
RealizationofRSCodeBasedonFPGA
Abstract
RScodeistheBCHcodeofmulti-systerm,afteralongtimeofdevelopment,thetheoryandtechnologyofRScodehasbeenrathermaturethatitcanrectifybursterrorandrandomerroratthesametime,especiallybursterror.Itiswidelyusedindeepspacecommunication,satellitecommunication,datatransmissionandsaving,mobilecommunication,documenttransmission,digitalaudioandvideotransmission.
ThispapertakesRS(7,3)codeasanexample,studiesdeeplyinRScodetheory,characteristicandthecodemethod.UsesVerilogHDLlanguageandQuartusIIsoftwaretoestablishtheemulationofsettingupthecodesystemandtheemulatinganalysis,andfinallyobtainstherightemulatingoscillographtraceandtheemulatinganalysisofoscillographtrace,onthebasisofalltheconditions,usingthechipFLEX10K20RC208-4ofAlteracorporation,downloadingthecodetoachievetheobtainmentoftherightresultfromthecode,throughthisresulttoachievethegoalofutilizingitintoactualcommunication.
Keywords:
RScode;codesystem;emulatinganalysis;FPGA;
FLEX10K嵌入式可编程逻辑器件简介2
信道编码的缘故3
信道编码的概念和分类3
有限域10
扩展域GF(2m)中的加减法和乘法11
有限域的本原多项式12
RS码及相关算法13
RS码13
RS编码13
RS编码的算法15
第一章FPGA及信道编码的进展
序言
作为一种可编程逻辑器件,现场可编程门阵列(FieldProgrammableGateArray)的显现是可编程逻辑器件进展转变的必然,它的显现推动着可编程逻辑器件的进一步进展。
因此能够说,了解了可编程逻辑器件的进展历程也就了解了FPGA的进展历程。
可编程逻辑器件(ProgrammableLogicDevice,PLD)是20世纪70年代进展起来的一种新型器件,它的应用不仅简化了电路设计、降低了本钱、提高了系统的靠得住性,而且给数字系统设计带来了革命性的转变。
可编程逻辑器件的进展是以微电子制作技术的不断进步为基础的,其结构和工艺的转变经历了一个不断进展变革的进程[1]。
FPGA的进展历程
20世纪70年代,初期的可编程逻辑器件只有可编程只读存储器(PROM)、紫外线可擦除只读存储器(EPROM)和电可擦除只读存储器(EEPROM)3种。
在这以后,显现了一类结构略微复杂的可编程芯片,即可编程门阵列(ProgrammableLogicArray,PLA),PLA在结构上由一个可编程的与阵列和可编程的或阵列组成,阵列规模小,编程进程复杂烦琐,PLA既有现场可编程的,也有掩膜可编程的。
在这以后显现了可编程逻辑器件(ProgrammableArrayLogic,PAL),它由一个可编程的与平面和一个固定的或平面组成,是现场可编程的,它的实现工艺有反熔丝技术、EPROM技术EEPROM技术3种。
在PAL的基础上,又进展出了一种通用阵列逻辑(GenericArrayLogic,GAL),如GAL168V八、GAL22V10等,它采纳了输出逻辑宏单元结构和EEPRON工艺,实现了电可擦除、电可改写,由于其输出结构是可编程的逻辑宏单元,因此其设计有很强的灵活性,至今仍有许多应用。
初期的PLD器件的一个一起特点是能够实现速度特性较好的逻辑功能,可是由于其结构过于简单,只能实现小规模的电路设计。
为了弥补这一缺点,20世纪80年代中期,闻名的逻辑器件厂商Altera和Xilinx别离推出了扩展型的复杂可编程逻辑器件(ComplexProgrammableLogicDevice,CPLD)和类似于标准门阵列的现场可编程门阵列(FieldProgrammableGateArray,FPGA)。
CPLD和FPGA的功能大体相同,只是芯片内部原理和结构有些不同,这两种器件兼容了PAL和GAL器件的优势,具有体系结构灵活、逻辑资源丰硕、集成度高和利用范围广等特点,可用于实现较大规模的电路设计,编程也很灵活,因此被普遍应用于产品的原型设计和小批量生产当中。
几乎所有利用PAL、GAL和中小规模通用数字集成电路的场合都可应用CPLD和FPGA器件。
FPGA在器件品种方面,由单一的数字型FPGA进展为超大规模的数字FPGA、新型的模拟FPGA(亦称FPAA)和具有数字和模拟混合的MixedSignalFPGA(亦称FPMA)。
依照现场编程原理不同,应用普遍的数字FPGA要紧分为三类:
(1)基于SRAM技术的FPGA,要紧的代表公司有美国的Xilinx公司、Atmel公司、Motorola公司等;
(2)基于EPROM、E2-PROM技术的EPLD和CPLD,要紧的代表公司有Lattice公司、Altera公司;
(3)基于反熔丝技术的FPGA,代表公司为美国的Actel公司和Crosspoint公司[2]。
FLEX10K嵌入式可编程逻辑器件简介
本实验所用FPGA的主芯片型号为FLEX10K20RC208-4,属于Altera公司的FLEX10K系列的可编程逻辑器件,Altera的FLEX10K器件是工业界首例嵌入式PLD。
FLEX即灵活的逻辑元件矩阵,它结合了所有实现常规门阵列兆功能所需的特性,由于具有高达250000的门单元,FLEX10K系列提供了密度、速度和集成整个系统,包括多条32位总线,成为一个独立器件的特性。
FLEX10K器件是可重配置的,许诺在装货出厂之前100%测试,设计者不需要治理不同ASIC设计产品的详细目录,FLEX10K器件能够按需要的特定功能在线路板上实现配置。
FLEX10K结构与嵌入式门阵列的结构相似,由于嵌入式兆功能不能实现自概念,限制了设计者的选择,相较之下,FLEX10K器件是可编程的,在调试进程中,为使得重复设计转变更方便,它为设计者提供全面操纵嵌入式兆功能和通用逻辑。
每一个FLEX10K器件包括一个嵌入式阵列和一个逻辑阵列。
嵌入式阵列用来实现各类各样的存储器功能或复杂逻辑功能,嵌入式和逻辑阵列的结合提供了嵌入式门阵列的高性能和高密度,使设计能在单个器件上实现整个系统[3]。
FPGA的进展趋势
自1984年美国Xilinx公司发明FPGA的概念以来,随着深亚制作技术的进展,FPGA技术以其一系列应用优势,慢慢受到各国电子设计工程师的欢迎。
现今FPGA技术已是电子应用领城广受欢迎的有效化技术,成为数字系统科研、样机试制、小批产品即时实现的最正确途径。
FPGA技术进展和EDA技术的增进,使得采纳通用的设计方式,现场实现用户的单片电子系统已不是遥远的妄图,电子设计的传统方式将发生变革。
现在,工艺技术的进步使FPGA性能更强,FPGA器件已经成为当前主流的可编程逻辑器件之一。
通过近20年的进展,可编程逻辑器件已经取得了长足的进步,资源更丰硕,利用愈来愈方便。
以后的可编程逻辑器件,密度会更高、速度会更快、功耗会更低,同时还会增加新的功能,向着集成可编程逻辑、CPU、存储器等组件的可编程单片机系统(SystemOnProgrammableChip,SOPC)方向进展。
而在新世纪,以FPGA为代表的数字系统现场集成技术正朝着以下几个方向进展:
(1)随着便携式设备需求的增加,对现场可编程器件的低压、低功耗的要求日趋迫切。
(2)芯片向大规模系统芯片挺进,力求在大规模应用中取代ASIC。
(3)为增强市场竞争力,各大厂商都在踊跃推行其知识产权(IP)核心库。
(4)动态可重构技术的进展,将带来系统设计方式的转变[4]。
信道编码的进展
1.4.1信道编码的缘故
在实际信道上传输数字信号时,由于信道传输特性不睬想及加性噪声的阻碍,接收端所收到的数字信号不可幸免的会发生错误。
为了在己知信噪比情形下达到必然的比特误码率指标,第一应该合理设计基带信号,选择调制解调方式,采历时域、频域均衡,使比特误码率尽可能降低。
但事实上,在许多通信系统中的比特误码率并非能知足实际的需求,现在那么必需采纳信道编码(即过失操纵编码)才能将比特误码率进一步降低,以知足系统指标要求。
过失操纵编码的大体实现方式是在发送端将被传输的信息附上一些监督码元,这些多余的码元与信息码元之间以某种确信的规那么彼此关联、彼此约束。
接收端依照既定的规那么校验信息码元与监督码元之间的关系,一旦传输发生过失,那么信息码元与监督码元的关系就受到破坏,从而接收端能够发觉错误乃至纠正错误。
因此,研究各类编码和译码方式是过失操纵编码所要解决的问题。
过失操纵编码的目的是为了降低误码率,提高传输的靠得住性。
编码涉及到的内容也比较普遍,前向纠错编码(FEC)、线性分组码(汉明码、循环码)、RS码、BCH码、FIRE码、交织码、卷积码、TCM编码、Turbo码等都是过失操纵编码的研究范围。
1.4.2信道编码的概念和分类
所谓的编码信道确实是将调制解调包括在信道内的一种模型上的等成效,信源通过编码后被送入编码信道中,通过调制通过发送端在信道中发送,在接收端解调后接收,接收后,再通过解码恢恢复始信号,并将恢复的原始信号发送给信宿,整个进程如下图。
图通信系统简化模型
若是咱们研究的是编码和解码,完全能够将调制解调与信道结合起来等效成一个信道,称之为编码信道。
信息与通信系统中的编码有4种形式:
信源编码、信道编码、密码编码和多址编码。
信源编码解决了通信系
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- RS 编码 FPGA 毕业设计