数字电路实训报告.doc
- 文档编号:850232
- 上传时间:2022-10-13
- 格式:DOC
- 页数:8
- 大小:32.91KB
数字电路实训报告.doc
《数字电路实训报告.doc》由会员分享,可在线阅读,更多相关《数字电路实训报告.doc(8页珍藏版)》请在冰豆网上搜索。
一、设计目的及要求:
(一)实验目的:
1.通过实验培养学生的市场素质,工艺素质,自主学习的能力,分析问题解决问题的能力以及团队精神。
2.通过本实验要求学生熟悉各种常用中规模集成电路组合逻辑电路的功能与使用方法,学会组装和调试各种中规模集成电路组合逻辑电路,掌握多片中小规模集成电路组合逻辑电路的级联、功能扩展及综合设计技术,使学生具有数字系统外围电路、接口电路方面的综合设计能力。
(二)实验要求
1.数字显示电路操作面板:
左侧有16个按键,编号为0到15数字,面板右侧有2个共阳7段显示器。
2.设计要求:
当按下小于10的按键后,右侧低位7段显示器显示数字,左侧7段显示器显示0;当按下大于9的按键后,右侧低位7段显示器显示个位数字,左侧7段显示器显示1。
若同时按下几个按键,优先级别的顺序是15到0。
二、电路框图及原理图
原理图概要:
数字显示电路由键盘、编码、码制转换、译码显示组成。
各部分作用:
1.键盘:
用于0~15数字的输入。
可以由16个自锁定式的按键来排列成4×4键盘。
2.编码:
采用两片74ls148级联来完成对0~15的编码,并且是具有优先级的编码。
3.码制转换:
本电路采用了2个74ls00、1个74ls04、1个74ls283来完成对0~15出事编码的码制转换,转换成个位与十位的8421bcd码,为下一步的解码做准备。
4.译码显示:
本电路采用了两个74ls47分别对码制转换后的bcd码进行译码,并且由这两个芯片分别驱动两片七段共阳极数码管。
原理图:
三、设计思想及基本原理分析:
篇二:
数电实验实验报告
数字电路实验报告
院系:
电气工程学院专业:
电气工程极其自动化
班级:
09级7班姓名:
王哲伟
学号:
2009302540221
实验一组合逻辑电路分析
一.试验用集成电路引脚图
74ls00集成电路74ls20集成电路
四2输入与非门双4输入与非门二.实验内容1.实验一
x1
ab
d
abcd按逻辑开关,“1”表示高电平,“0”表示低电平
2.5v
c
示灯:
灯亮表示“1”,灯灭表示“0”
自拟表格并记录:
5.实验二
密码锁的开锁条件是:
拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,开锁信号为“1”,将锁打开。
否则,报警信号为“1”,则接通警铃。
试分析密码锁的密码abcd是什么?
a
b
d
c
abcd接逻辑电平开关。
最简表达式为:
x1=ab’c’d密码为:
1001
三.实验体会:
1.分析组合逻辑电路时,可以通过逻辑表达式,电路图和真值表之间的相互转换来到达实验所要求的目的。
2.这次试验比较简单,熟悉了一些简单的组合逻辑电路和芯片,和使用仿真软件来设计和构造逻辑电路来求解。
实验二组合逻辑实验
(一)半加器和全加器
一.实验目的
1.熟悉用门电路设计组合电路的原理和方法步骤二.预习内容
1.复习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
3.用“与非门”设计半加器的逻辑图。
4.完成用“异或门”、“与或非”门、“与
全加器的逻辑图。
5.完成用“异或”门设计的3变量判奇
图。
三.元
非”门设计电路的原理件参考
依次为74ls283、74ls00、74ls51、74ls136
其中74ls51:
y=(ab+cd)’,74ls136:
y=a⊕b(oc门)四.实验内容
1.用与非门组成半加器,用或非门、与或非门、与非门组成全加器(电路自拟)
c
s
nor2
半加器
全加器
2.用异或门设计3变量判奇电路,要求变量中1的个数为奇数是,输出为1,否则为0.
3.“74ls283”全加器逻辑功能测试
测试结果填入下表中:
五.实验体会:
1.通过这次实验,掌握了熟悉半加器与全加器的逻辑功能
2.这次实验的逻辑电路图比较复杂,涉及了异或门、与或非门、与非门三种逻辑门,在接线时应注意不要接错。
各芯片的电源和接地不能忘记接。
实验三组合逻辑实验
(二)数据选择器和
译码器的应用
一.实验目的
熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法篇三:
数字电子技术实训报告
数字电子技术实训报告书
课程设计题目:
利用四位全加器实现四位数据相加设计
1题目分析
2设计思路
3电路图及电路原理分析
4电路的初步验证
5电路总设计与实现
6总结与体会
7参考文献目录
1题目分析:
课程设计题目:
利用四位全加器实现四位数据相加设计
课程设计主要内容:
设计要求:
通过8个开关分别设置两个四位8421bcd码的输入,通过数码管观察电路对任意两个8421bcd码相加后输出。
2设计思路
本设计通过八个开关将a3,a2,a1,a0和b3,b2,b1,b0信号作为加数和被加数输入四位串行进位加法器相加,将输出信号
s3,s2,s1,s0和向高位的进位c3通过译码器ⅰ译码,再将输出的y3,y2,y1,y0和x3,x2,x1,x0各自分别通过一个4008译码器,最后分别通过数码管bs204实现二位显示。
bcd码因为从0-9,只有10个有效数字。
所以a和b的输入也只有0-9,结果也只能出现0-9。
如果结果超过9的范围,比如6+8,0110+1000,结果等于1110,为14,所以bcd码应该显示00010100,所以调整的全加器应该对第一个全加器再加上6,0110,调整之后,1110+0110=00010100为14,结果正确。
所以,2个全家器的作用如上。
周边电路就是判断结果是否大于9,如果大于,则驱动调整用全加器加6,如果不大于,则第二个全加器加0或者不工作。
8421bcd码实际为2进制的数据表示法。
一个全加器进行a+b计算。
另一个全加器对第一个全家器的结果进行修正。
从而实现四位全加器的相加。
3电路图及电路原理分析
a.我们在实验中,运用了两片4008芯片。
其结构如下
4000系列数字电路,4008,4位二进制超前进位全加器
注:
40084位二进制超前进位全加器
该电路包括4对二进制,还有一个最低位的进位输入端;输出端包括4位和输出以及这4位数的进位输出端。
b.4n位的全加器如下图所示,片与片之间按串行方式进位,片内采用超前进位方式。
也可增加一个超前进位发生器,使片与片之间也采用超前进位方式。
两片4位全加器的叠加使用,达到叠加效果。
总体电路布局:
c加法器设计
两个一位二进制数相加,叫做半加,实现半加操作的电路,称为半加器。
所谓“半加”,就是只考虑两个加数本身的求和,而没有考虑地位来的进位数。
半加器逻辑图及符号
全加器可用两个半加器和一个或门组成,如图所示。
ai和bi在第一个半加器中相加,得出的和再跟ci-1在第二个半加器中相加,即得出全加和si。
两个半加器的进位数通过或门输出作为本位的进位数ci。
全加器也是一种组合逻辑电路,其图形符号如下图所示
。
全加器逻辑图及符号
四位二进制串行进位加法器逻辑图如下:
篇四:
数字电路实训报告()
广东交通职业技术学院
专业班级:
电子信息工程技术姓名:
班级学号:
指导教师:
丘社权成绩:
目录
一,数字电路实训目的二,设计一个抢答器
1)电路工作原理
2)电路分析
3)设计要求
4)功能介绍
三,设计一个电子秒表
1)电路工作原理
2)555定时器
3)74ls90的接法与作用
4)按键的功能
四,电路组装调试过程中发生的问题及解决方法:
五,实训总结
设计一台可供4名选手参加比赛的智力竞赛抢答器。
实验原理图
选手抢答时,数码显示选手组号。
抢答器电路
其功能主要有74ls90触发器和4013和4069完成。
该电路完成两个功能:
一是分辨出选手按键的先后,并锁存优先抢答者的编号,;二是禁止其他选手按键操作无效。
工作过程:
开关j2置于清除端时,74ls90触发器的clr端均为0,q端均为0,q=1,所以数码管显示0所有发光二管不亮;。
当开关j2不接地即打开时抢答开始,当无人按抢答开关时锁存器q输出全为高电平经为几个非门仍为高电平锁存器处于等待接收触发状态当选手按下抢答开关时(如第一个抢答开关)1d=1,q=0,使得cp=1这样使得无论输入何种信号输出将
保持不变(脉冲信号不能进入触发器)从而禁止了其他选手的按键操作
设计要求
(1)4名选手编号为:
1,2,3。
各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为1,2,3。
(2)给主持人设置一个控制按钮,用来控制系统清零(抢答显示数码管灭灯)和抢答的开始。
(3)抢答器具有数据锁存和显示的功能。
抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并在抢答显示器上显示该编号,封锁输入编码电路,禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
(4)抢答器具有复位功能。
当主持人按下开始按钮后,定时器清零,定时显示器显示零,若无人抢答,将一直显示零。
参赛选手在主持人的口令下开始抢答,抢答成功者,抢答显示器上显示选手的编号,并保持到主持人将系统清零为止。
(5)如果抢答定时已到,却没有选手抢答时,本次抢答无效。
时间显示器显示0。
如果有人抢答将显示抢答者序号,并宣布无效抢答。
(6)555定时器产生频率为1hz的脉冲信号,作为定时计数器的cp信号
电子秒表制作
实验总电路图
电路的工作原理
1)计数原理:
根据74ls90的功能表恰当的连线,可以实现
74ls90的10进制计数,连接时钟脉冲电源后,可以从0~9之间循环计数。
4个74ls90之间通过前一位的高位信号向后一位的cp端输入信号来实现进制;59.99秒计时下,最高位的6进制可通过恰当的方法实现,从而在0~5之间循环计数。
2)启动/清零原理:
根据74ls90的功能表,可在特定情形下实现篇五:
数电实训报告
报告编号:
第0组
综合课程设计报告
红绿灯控制系统
学生姓名:
xxxyyyy
指导教师:
xyz
所在系:
所学专业:
年级:
1111级
201年月
现如今,随着人口和汽车的日益增长,城市交通日益拥挤,人们的安全问题也日益重要。
因此,红绿交通信号灯成为交管部门管理交通的重要工具之一。
交通信号灯常用于十字路口,用来控制车的流量,提高交叉口车辆的通行能力,减少交通事故。
有了交通灯人们的安全出行有了很大的保障。
自从交通灯诞生以来,其内部的电路控制系统就不断的被改进,设计方法也开始多种多样,从而使交通灯显得更加智能化、科学化、简便化。
尤其是近几年来,随着电子与计算机技术的飞速发展,电子电路分析和设计方法有了很大的改进,电子设计自动化也已经成为现代电子系统中不可缺少的工具和手段,这些为交通灯控制电路的设计提供了一定的技术基础。
交通灯控制器主要由控制器、秒脉冲发生器、定时器、译码显示电路及信号灯组成。
控制器由74ls160来实现,秒脉冲发生器,计数器采用两个74ls190来实现,显示电路经过74ls190的倒计数、七段显示译码器74ls48及七段数码显示器连接起来实现。
控制器通过对计数器及红绿灯的控制,实现数字的显示及绿、黄、红灯的转换。
关键字:
拥堵交通灯控制器秒脉冲发生器定时器译码显示电路
摘要....
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 报告