DSP的PCB制板与工艺设计终结版.docx
- 文档编号:8440137
- 上传时间:2023-01-31
- 格式:DOCX
- 页数:53
- 大小:2.65MB
DSP的PCB制板与工艺设计终结版.docx
《DSP的PCB制板与工艺设计终结版.docx》由会员分享,可在线阅读,更多相关《DSP的PCB制板与工艺设计终结版.docx(53页珍藏版)》请在冰豆网上搜索。
DSP的PCB制板与工艺设计终结版
湖南工程学院
电子实习
课题名称PCB制板与工艺设计
专业班级自动化0702
姓名颜小龙
学号200701020213
指导教师赵葵银,邱泓等
2010年6月21日
湖南工程学院
电子实习任务书
课题名称PCB制板与工艺设计
专业班级自动化
学生姓名颜小龙
学号200701020213
指导老师赵葵银、邱泓等
审批
任务书下达日期2010年6月21日
任务完成日期2010年6月25日
设计内容与设计要求
设计内容:
对给定的电路(按学号进行分配),使用Protel软件,进行电路图绘制,进行PCB制版设计,设计为双面板,板子大小合适,进行合理的规则设置,PCB板子的元器件布局、布线合理,要求补泪滴、铺铜,电源线与地线不小于20mil,要求按工业化标准设计,并进行必要的合理的抗干扰处理。
设计要求:
1)初步分析电路图,按16纸张大小,绘制电路图,若超出16K,则分页绘制。
2)查阅元器件参数与封装,没有的封装要求自建封装库。
3)进行ERC规则检查,生成正确的网络表;
4)按工业化标准进行PCB制板与工艺设计(参数设置,规则设置,板子大小确定,布局,布线,补泪滴,铺铜,抗干扰处理等)。
5)生成的报表有(网络表,板子信息表,材料清单表,数控钻孔文件,元件拾放文件);
6)写说明书
7)必须打印的文档为:
①原理图②材料清单③顶层④底层⑤各层叠印(各层重叠一起打印)⑥丝印层⑦3D效果图。
其他的表单或PCB图层只生成,不打印。
主要设计条件
1.现代电子设计实验室(EDA);
2.Protel软件。
3.任务电路图;
4.设计书籍与电子资料若干。
5.示范成品PCB样板若干,示范电子成品若干。
说明书格式
目录
第1章电路图绘制
第2章元器件参数对应封装选择及说明(有适当文字说明)
第3章ERC与网络表
第4章PCB制板与工艺设计(有适当文字说明)
第5章各种报表的生成
第6章PCB各层面输出与打印
第7章总结
参考文献
进度安排
设计时间为一周
第一周
星期一、布置课题任务,课题介绍及讲课。
借阅资料,电路图绘制。
星期二、PCB封装确定,生成正确网络表。
星期三、PCB制板与工艺设计
星期四、PCB制板与工艺设计
星期五、说明书的编写,下午答辩。
参考文献
参考文献
1、程路.《Protel99SE多层电路板设计与制作》[M].人民邮电出版社.2007.
2、高名远.《电子工艺实训与PROTELDXP应用》[M].化学工业出版社.2007.
3、高鹏.《电路设计与制版PROTEL99入门与提高(修订版)》[M].人民邮电出版社.2008.
4、Mark.I.Montrose著.《电磁兼容和印刷电路板理论,设计和布线》[M].人民邮电出版社.2007.
5.深圳华为.《华为PCB布线规范》[M].内部资料.1999.
6.《提高印刷电路板的电磁兼容设计》.网络资料.
目录
第1章电路图的绘制6
第2章元器件参数对应封装选择及说明7
第3章ERC与网络表8
3.1ERC电气规则检查8
3.2网络表8
第4章PCB制板与工艺设计18
第5章各种报表的生成20
材料清单20
第6章PCB各层面输出与打印22
第7章总结25
第1章电路图的绘制
本次设计的课题是DSP1812实验板PCB设计,其绘制电路原理图如图1.1所示。
第2章元器件参数对应封装选择及说明
零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。
是纯粹的空间概念.因此不同的元件可共用同一零件封装,同种元件也可有不同的零件封装。
像电阻,有传统的针插式,这种元件体积较大,电路板必须钻孔才能安置元件,完成钻孔后,插入元件,再过锡炉或喷锡(也可手焊),成本较高,较新的设计都是采用体积小的表面贴片式元件(SMD)这种元件不必钻孔,用钢膜将半熔状锡膏倒入电路板,再把SMD元件放上,即可焊接在电路板上了。
本次设计元器件的参数及封装如下:
元件
对应封装
元件
对应封装
U1
qfp176
J3
DB9/F
U2
ILEAD-24
J4
SIP2
U3
SOJ-16
J5
SIP10
U4
SOCKET-44
R1~R32
AXIAL0.4
U5
TPS75733
C1~C9C11C13~C18
RAD0.2
U6
SO-8
C10、C12、C14
RB.2/.4
U8
SO-8
D1~D5
RAD0.1
J1、J5
SIP10
X1
XTAL1
J2
IDC-14
第3章ERC与网络表
3.1ERC电气规则检查
电气规则检查是利用电路设计软件对用户设计好的电路进行测试,以便能够检查出人为的错误或者疏忽。
电气规则检查无误后才能继续下面的工作。
以下是本次课程设计原理图电气法则测试后生成的报表:
ErrorReportFor:
Documents\Sheet1.Sch26-Jun-201013:
31:
10
EndReport
3.2网络表
网络表是原理图与印制电路板之间的一座桥梁,是印制电路板自动布线的灵魂。
网络表可以在原理图编辑器中直接由原理图文件生成,也可以在文本文件编辑器中手动编辑。
本次设计采用从原理图文件生成网络表。
本次电路生成的网络表如下:
[
C1
RAD0.1
106
]
[
C2
RAD0.1
106
]
[
C3
RAD0.1
104
]
[
C4
RAD0.1
104
]
[
C5
RAD0.1
104
]
[
C6
RAD0.1
104
]
[
C7
RAD0.1
104
]
[
C8
RAD0.1
104
]
[
C9
RAD0.1
104
]
[
C10
RB.2/.4
47uF
]
[
C11
RAD0.1
104
]
[
C12
RB.2/.4
47uF
]
[
C13
RAD0.1
104
]
[
C14
RB.2/.4
47uF
]
[
C15
RAD0.1
104
]
[
C16
RAD0.1
24p
]
[
C17
RAD0.1
24p
]
[
C18
RAD0.1
104
]
[
D1
RAD0.1
LED
]
[
D2
RAD0.1
LED
]
[
D3
RAD0.1
LED
]
[
D4
RAD0.1
LED
]
[
D5
RAD0.1
LED
]
[
J1
SIP10
HEADER10
]
[
J2
IDC-14
14PIN
]
[
J3
DB9/F
DB9
]
[
J4
SIP2
CON2
]
[
J5
SIP10
HEADER10
]
[
JP1
SIP3
JP
]
[
JP2
SIP3
JP
]
[
JP3
SIP3
JP
]
[
JP4
SIP3
JP
]
[
JP5
SIP3
JP
]
[
L1
AXIAL0.4
CMI322513X100K
]
[
L2
AXIAL0.4
CMI322513X100K
]
[
R1
AXIAL0.4
24K9
]
[
R2
AXIAL0.4
1K
]
[
R3
AXIAL0.4
1K
]
[
R4
AXIAL0.4
1K
]
[
R5
AXIAL0.4
1K
]
[
R6
AXIAL0.4
1K
]
[
R7
AXIAL0.4
4K7
]
[
R8
AXIAL0.4
4K7
]
[
R9
AXIAL0.4
4K7
]
[
R10
AXIAL0.4
4K7
]
[
R11
AXIAL0.4
2K2
]
[
R12
AXIAL0.4
2K2
]
[
R13
AXIAL0.4
2K2
]
[
R14
AXIAL0.4
4K7
]
[
R15
AXIAL0.4
2K2
]
[
R16
AXIAL0.4
2K2
]
[
R17
AXIAL0.4
4K7
]
[
R18
AXIAL0.4
4K7
]
[
R19
AXIAL0.4
4K7
]
[
R20
AXIAL0.4
4K7
]
[
R21
AXIAL0.4
4K7
]
[
R22
AXIAL0.4
4K7
]
[
R23
AXIAL0.4
0
]
[
R24
AXIAL0.4
30K1
]
[
R25
AXIAL0.4
4K7
]
[
R26
AXIAL0.4
18K2
]
[
R27
AXIAL0.4
4K7
]
[
R28
AXIAL0.4
0
]
[
R29
AXIAL0.4
0
]
[
R30
AXIAL0.4
0
]
[
R31
AXIAL0.4
4K7
]
[
R32
AXIAL0.4
0
]
[
R33
AXIAL0.4
0
]
[
S1
BUTTON
BUTTON
]
[
U1
qfp176
TMS320F2812
]
[
U2
ILEAD-24
SN74CBTD3384
]
[
U3
SOJ-16
MAX202
]
[
U4
SOCKET-44
IS61LV51216-12T
]
[
U5
TPS75733
TPS75733
]
[
U6
SO-8
TPS76801Q
]
[
U7
TPS3823-33
TPS3823-33
]
[
U8
SO-8
AT25010A--10SI-2.7
]
[
X1
XTAL1
30MHZ
]
(
ADCINA0
J5-2
U1-174
)
(
ADCINA1
J5-3
U1-173
)
(
ADCINA2
J5-4
U1-172
)
(
ADCINA3
J5-5
U1-171
)
(
ADCINA4
J5-6
U1-170
)
(
ADCINA5
J5-7
U1-169
)
(
ADCINA6
J5-8
U1-168
)
(
ADCINA7
J5-9
U1-167
)
(
ADCL0
J5-1
U1-175
)
(
AGND
C1-2
C2-2
C14-2
C15-2
J5-10
L2-2
R1-1
U1-12
U1-15
U1-165
U1-176
)
(
AVDD33
C14-1
C15-1
L1-2
U1-1
U1-13
U1-14
U1-166
)
(
EMU0
J2-13
R17-2
U1-137
)
(
EMU1
J2-14
R18-2
U1-146
)
(
GND
C6-2
C7-2
C8-2
C9-2
C10-2
C11-2
C12-2
C13-2
C16-2
C17-2
C18-2
D1-2
D2-2
D3-2
D4-2
D5-2
J1-10
J2-4
J2-6
J2-8
J2-10
J2-12
J3-5
J4-2
L2-1
R11-2
R12-2
R13-2
R15-2
R16-2
R24-1
S1-1A
S1-1B
U1-19
U1-32
U1-38
U1-52
U1-58
U1-70
U1-78
U1-86
U1-99
U1-105
U1-113
U1-120
U1-129
U1-134
U1-142
U1-153
U1-163
U2-1
U2-11
U2-12
U3-15
U4-12
U4-34
U4-39
U4-40
U5-1
U5-3
U6-1
U7-2
U8-4
)
(
H\O\L\
R33-2
U1-25
)
(
LED0
R5-2
U1-29
)
(
LED1
R6-2
U1-26
)
(
MDXA
JP4-2
)
(
NetC1_1
C1-1
U1-11
)
(
NetC2_1
C2-1
U1-10
)
(
NetC3_1
C3-1
U3-1
)
(
NetC3_2
C3-2
U3-3
)
(
NetC4_1
C4-1
U3-4
)
(
NetC4_2
C4-2
U3-5
)
(
NetC5_1
C5-1
U3-2
)
(
NetD1_1
D1-1
R2-1
)
(
NetD2_1
D2-1
R3-1
)
(
NetD3_1
D3-1
R4-1
)
(
NetD4_1
D4-1
R5-1
)
(
NetD5_1
D5-1
R6-1
)
(
NetR7_1
JP1-1
R7-1
)
(
NetR8_1
JP2-1
R8-1
)
(
NetR9_1
JP3-1
R9-1
)
(
NetR10_1
JP4-1
R10-1
)
(
NetR11_1
JP1-3
R11-1
)
(
NetR12_1
JP2-3
R12-1
)
(
NetR13_1
JP3-3
R13-1
)
(
NetR14_1
JP5-1
R14-1
)
(
NetR15_1
JP4-3
R15-1
)
(
NetR16_1
JP5-3
R16-1
)
(
NetS1_2A
S1-2A
S1-2B
U7-3
)
(
NetU1_16
R1-2
U1-16
)
(
NetU1_140
R27-2
U1-140
)
(
NetU1_149
R20-1
U1-149
)
(
NetU1_150
R21-1
U1-150
)
(
NetU1_151
R22-1
U1-151
)
(
NetU1_159
R19-2
U1-159
)
(
NetU3_6
C7-1
U3-6
)
(
NetU4_1
R23-1
U4-1
)
(
NetU4_22
R29-1
U4-22
)
(
NetU4_23
R30-1
U4-23
)
(
NetU4_28
R28-1
U4-28
)
(
NetU6_7
R24-2
R26-1
U6-7
)
(
NetU8_3
R32-1
U8-3
)
(
NetU8_7
R33-1
U8-7
)
(
PWM1
J1-2
U1-92
)
(
PWM2
J1-3
U1-93
)
(
PWM3
J1-4
U1-94
)
(
PWM4
J1-5
U1-95
)
(
PWM5
J1-6
U1-98
)
(
PWM6
J1-7
U1-101
)
(
P\G\
R25-1
U5-5
U6-2
)
(
RXDA
J3-2
U3-13
)
(
SCIRXDA
U1-157
U2-4
)
(
SCITXDA
JP5-2
U1-155
U2-3
)
(
SPICLKA
JP2-2
U1-34
U2-18
)
(
SPISIMOA
U1-40
U2-14
)
(
SPISOMIA
U1-41
U2-17
)
(
SPISTEA
JP3-2
U1-35
U2-21
)
(
T1PWM_T1CMP
J1-8
U1-102
)
(
T2PWM_T2CMP
U1-104
)
(
T2PWM_TCMP
J1-9
)
(
TCK
J2-9
J2-11
U1-136
)
(
TDI
J2-3
U1-131
)
(
TDO
J2-7
U1-127
)
(
TMS
J2-1
U1-126
)
(
TXDA
J3-3
U3-14
)
(
T\R\S\T\
J2-2
U1-135
)
(
VDD5
C5-2
C6-1
C8-1
C9-1
C18-1
J4-1
R2-2
U2-17
U3-16
U5-2
U6-3
U6-4
U8-8
)
(
VDD19
C12-1
C13-1
R4-2
R26-2
U1-23
U1-37
U1-56
U1-75
U1-100
U1-112
U1-128
U1-143
U1-154
U1-162
U6-5
U6-6
)
(
VDD33
C10-1
C11-1
J1-1
J2-5
L1-1
R3-2
R7-2
R8-2
R9-2
R10-2
R14-2
R17-1
R18-1
R19-1
R20-2
R21-2
R22-2
R25-2
R27-1
R31-2
U1-31
U1-64
U1-69
U1-81
U1-114
U1-145
U4-11
U4-13
U5-4
U7-5
)
(
WDI
U1-20
U7-4
)
(
WDXA
U1-22
)
(
W\R\
R32-2
U1-28
)
(
X1
C16-1
U1-77
X1-1
)
(
X2
C17-1
U1-76
X1-2
)
(
XA0
U1-18
U4-44
)
(
XA1
U1-43
U4-43
)
(
XA2
U1-80
U4-42
)
(
XA3
U1-85
U4-27
)
(
XA4
U1-103
U4-26
)
(
XA5
U1-108
U4-25
)
(
XA6
U1-111
U4-24
)
(
XA7
U1-118
U4-21
)
(
XA8
U1-121
U4-20
)
(
XA9
U1-125
U4-19
)
(
XA10
U1-130
U4-18
)
(
XA11
U1-132
U4-5
)
(
XA12
U1-138
U4-4
)
(
XA13
U1-141
U4-3
)
(
XA14
U1-144
U4-2
)
(
XA15
R23-2
U1-148
)
(
XA16
R29-2
U1-152
)
(
XA17
R30-2
U1-156
)
(
XA18
R28-2
U1-158
)
(
XD0
U1-21
U4-7
)
(
XD1
U1-24
U4-8
)
(
XD2
U1-27
U4-9
)
(
XD3
U1-30
U4-10
)
(
XD4
U1-33
U4-13
)
(
XD5
U1-36
U4-14
)
(
XD6
U1-39
U4-15
)
(
XD7
U1-54
U4-16
)
(
XD8
U1-65
U4-29
)
(
XD9
U1-68
U4-30
)
(
XD10
U1-73
U4-31
)
(
XD11
U1-74
U4-32
)
(
XD12
U1-96
U4-35
)
(
XD13
U1-97
U4-36
)
(
XD14
U1-139
U4-37
)
(
XD15
U1-147
U4-38
)
(
XMP/M\C\
JP1-2
U1-17
)
(
XSCIRXDA
U2-5
U3-12
)
(
XSCITXDA
U2-2
U3-11
)
(
XSPICLKA
U2-19
U8-6
)
(
XSPISIMOA
U2-15
U8-5
)
(
XSPISOMIA
U2-16
U8-2
)
(
XSPISTEA
U2-20
U8-1
)
(
X\C\S\7\
U1-133
U4-6
)
(
X\R\D\
U1-42
U4-41
)
(
X\R\S\
R31-1
U1-66
U7-1
)
(
X\W\E\
U1-84
U4-17
)
第4章PCB制板与工艺设计
电路设计的最终目的是为了设计出电子产品,而电子产品的物理结构是通过印刷电路板来实现的。
Protel99SE为设计者提供了一个完整的电路板设计环境,使电路设计更加方便有效。
应用Protel99SE设计印刷电路板过程如下:
(1)启动印刷电路板设计服务器
执行菜单File/New命令,从框中选择PCB设计服务器(PCBDocument)图标,双击该图标,建立PCB设计文档。
双击文档图标,进入PCB设计服务器界面。
(2)规划电路板
根据要设计的电路确定电路板的尺寸。
选取KeepOutLayer复选框,执行菜单命令Place/Keepout/Track,绘制电路板的边框。
执行菜单Design/Options,在“SignalLager”中选择BottomLager,把电路板定义为单面板。
(3)设置参数
参数设置是电路板设计的非常重要的步骤,执行菜单命令Design/Rules,左键单击Routing按钮,根据设计要求,在规则类(RulesClasses)中设置参数。
选择RoutingLayer,对布线工作层进行设置:
左键单击Properties,在“布线工作层面设置”对话框的“PuleAttributes”选项中设置TodLayer为“NotUsed”、设置BottomLayer为“Any”。
选择WidthConstraint,对地线线宽、电源线宽进行设置。
(4)装入元件封装库
执行菜单命令Design/Add/RemoveLibrary,在“添加/删除元件库”对话框中选取所有元件所对应的元件封装库,例如:
PCBFootprint,Transistor,GeneralIC,InternationalRectifiers等。
(5)装入网络表
执行菜单Design/LoadNets命令,然后在弹出的窗口中单击Browse按钮,再在弹出的窗口中选择电路原理图设计生成的网络表文件(扩展名为Net),如果没有错误,单击Execute。
若出现错误提示,必须更改错误。
(6)元器件布局
Protel99SE既可以进行自动布局也可以进行手工布局,执行菜单命令Tools/AutoPlacement/AutoPlacer可以自动布局。
布局是布线关键性的一步,为了使布局更加合理,多数设计者都采用手工布局方式。
(7)自动布线
Protel99S
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP PCB 工艺 设计 终结