微处理器32位微型计算机原理接口技术及应用期末总结期末试题.docx
- 文档编号:8384718
- 上传时间:2023-01-30
- 格式:DOCX
- 页数:18
- 大小:85.52KB
微处理器32位微型计算机原理接口技术及应用期末总结期末试题.docx
《微处理器32位微型计算机原理接口技术及应用期末总结期末试题.docx》由会员分享,可在线阅读,更多相关《微处理器32位微型计算机原理接口技术及应用期末总结期末试题.docx(18页珍藏版)》请在冰豆网上搜索。
微处理器微处理器32位微型计算机原理接口技术及应用期末总结位微型计算机原理接口技术及应用期末总结期末试题期末试题微型计算机原理与接口技术期末总结(全能版)09的ASC码为30H39HAF的ASC码为41H46H回车符的ASC码为0DH换行符的ASC码为0AH机器数比真值数多一个符号位。
正数的原、反、补码与真值数相同。
负数原码的数值部分与真值相同;负数反码的数值部分为真值数按位取反;负数补码的数值部分为真值数按位取反末位加1。
没有负零的补码,或者说负零的补码与正零的补码相同。
一个计量器的最大容量称为该计量器的“模”计算机:
硬件:
中央处理器CPU、(运算器、控制器)、存储器系统、I/O接口、电源系统、I/O设备软件:
系统软件、应用软件总线是CPU与存储器、I/O接口交换信息的公共通道地址总线:
传输CPU访问存储器,访问I/O端口的地址信号。
数据总线:
传输CPU读/写内存,读写I/O端口时的数据。
控制总线:
CPU发出的控制命令,或外部向CPU提出的请求地址总线通常是单向总线,数据总线通常是双向总线,大部分控制线是单向,少数是双向。
寻址能力:
指CPU能直接存取数据的内存地址的范围,它由CPU的地址总线的数目决定。
在实模式下,486只能访问第一个1M内存(00000HFFFFFH)存储管理部件对存储器只进行分段管理,没有分页功能,每一逻辑段的最大容量为64K。
在实模式下,段寄存器中存放段基址。
486有32条地址线,内存最大容量4G。
这4G字节称为物理存储器,每一单元的地址称为物理地址,其地址范围:
0000,0000HFFFF,FFFFH为物理存储空间。
486利用低16位地址线访问I/O端口,所以I/O端口最多有216=64K,I/O地址空间为0000HFFFFH。
(从PC/XTPentium,基于Intel微处理器的系统机,实际上只使用低10位地址线,寻址210=1024个I/O端口)逻辑地址程序中编排的地址,由段基址和段内偏移地址组成;物理地址信息、数据在存储器中实际存放的地址。
物理地址是唯一的,不同的逻辑地址可得到相同的物理地址。
CS、IP的初值:
由操作系统赋值DS/ES的初值:
由程序员赋值。
SS、SP的初值:
由程序员赋值由操作系统自动赋值存储器的拓展:
64k864k决定地址线8决定数据线间址寄存器和约定访问的逻辑段:
BX,SI,DI数据段16位寻址方式BP堆栈段EAXEDX,ESI,EDI数据段32位寻址方式EBP,ESP堆栈段基址寄存器和约定访问的逻辑段BX数据段BP堆栈段16位寻址方式EAXEDX,ESI,EDI数据段EBP,ESP堆栈段32位寻址方式变址寄存器与约定访问的逻辑段SI,DI数据段无比例因子,16位寻址EAXEDX,ESI,EDI数据段EBP堆栈段有比例因子,32位寻址在实模式下,一个逻辑段的体积最大为64K,存储单元的有效地址为16位,不可能超过FFFFH,在实模式下运行的程序通常采用16位寻址用EQU定义的符号常数,其值在后继语句中不能更改用“=”定义的符号常数,其值在后继语句中可以重新定义SEG运算符格式:
SEG段名或变量名或标号名功能:
计算某一逻辑段的段基址OFFSET运算符格式:
OFFSET变量名或标号名功能:
算出某个变量或标号名所在单元的偏移地址(有效地址)。
BUFDBTHEQUICKBROWNFOX;字符串长度19LLLEQU$-BUF汇编后符号常数LLL的值即为191.立即数不能直接送段寄存器MOVDS,3000H2.目标操作数不允许用立即数方式MOV2000H,AL3.不允许在两个存储单元间传送数据MOV2000H,3000H4.不允许在两个段寄存器之间传送数据MOVDS,ES5.源、目属性要一致在程序控制传送方式中,中断传送可以提高系统的工作效率。
I/O设备与CPU之间交换信息,其状态信息是通过数据总线传送给CPU的。
8086/8088微机系统中可访问的I/O端口地址范围为0000HFFFFH。
8086微处理器可访问的最大I/O空间为64K。
CPU对外设的访问实质上是对I/O端口的访问。
CPU与I/O设备交换信息,无需传送地址信息。
非屏蔽中断(包括软件中断)的中断类型码由硬件预先规定。
溢出、断点、单步都属于内部中断。
INTR是可屏蔽中断,NMI是非屏蔽中断。
中断优先级:
INTn(软件中断)-INTO-NMI-INTR-单步8254计数器的最大初值是0000H最小值是0001H.8254是基于减1计数的工作原理8254方式2、3既可以软件启动也可以硬件启动。
方式2输出一个时钟周期的负脉冲方式3输出的方波周期是N个时钟周期之和。
8254有6种工作方式4个I/O地址。
8254有三个通道,每个通道都有三条引线跟外部联系,它们是:
CLK,GATE,OUT。
方式2减到1时输出一个负脉冲。
+三个计数器既可以作为计数器也可以作为定时器。
先写控制字再写初值。
方式2;1、GATE为高电平自动重装改变GATE恢复后从初值开始计数改变初值,待原周期结束后开始新周期方式3;2、1:
1的方波(N为偶数)先输出正半周期再输出负半周期每半周期结束后都要重装减2计数N为偶数:
N0(正半周期),N0(负半周期)N为奇数:
N-1-2(正半周期),N-1.0(负半周期)。
初始化:
口地址8位可以直接寻址,超八位只能DX间址。
初值8用AL,超8位用AX装初值,用AL依次写低高。
(先低后高)。
单工方式:
只允许数据按照一个固定的方向传送。
半双工方式:
双方均可发送和接收,但不能同时。
全双工方式:
可以同时发送和接收。
调制与解调:
数字信号模拟信号数字信号RS-232C标准采用负逻辑。
程序:
8250初始化(B98B9C),查询方式和中断方式接收和发送数据。
计算机与外界的串行通信实际是CPU与I/O接口并行,I/O接口与外设串行。
8255与CPU连接的引脚,与外设连接的引脚(见书)无论A、B口工作在什么方式,C口中尚未用过的引脚线均可作为一般I/O使用。
方式1下,用中断传送方式时,要用C口置1/置0命令将中断允许位INTE置1。
C口置1/置0命令一次只能使一位置1或置0。
1.接口电路的作用是什么?
I/O接口应具备哪些功能?
答:
接口是CPU和外设交换信息的中转站。
数据缓冲功能联络功能寻址功能数据转换功能中断管理功能2.什么是端口?
端口有几类?
答:
能与CPU交换信息的寄存器成为I/O寄存器,简称“端口”。
按端口的寄存器存放信息的物理意义来分,端口可分为3类:
1)数据端口2)状态端口3)控制端口3.I/O接口有哪两种编程方式?
PC系列机中采用哪种编程方式?
答:
端口和存储单元统一编址I/O端口独立编址在PC系列机中,I/O端口采用独立编址方式。
4.说明定时/计数器8254的GATE信号在6种工作方式下的作用以及与时钟信号CLK的关系。
答:
(老师答复)这道题超出范围了,只要求掌握方式2和3,只要知道计数过程中GATE信号必须是高电平即可。
5.系统机定时/计数器的一个通道定时周期最长是多少?
要实现长时间定时,应采取什么措施?
如果采用外扩8253定时/计数器实现长时间定时,应采取哪些措施?
答:
软件计数减小输入信号的频率级联1叙述可屏蔽中断处理的全过程。
答:
首先由中断请求寄存器寄存加到引脚上的中断请求。
在中断屏蔽寄存器的管理下,没有被屏蔽的中断请求被送到优先权电路判优。
经过优先权电路的判别,选中当前级别最高的中断源,然后从引脚INT向CPU发出中断请求信号。
CPU满足一定条件后,向8259A发出2个中断响应信号(负脉冲)。
8259A从引脚收到第1个中断响应信号之后,立即使中断服务寄存器中与被选中的中断源对应的那一位置1,同时把中断请求寄存器中的相应位清零。
从引脚收到第2个中断响应信号后,8259A把选中的中断源类型码n,通过数据线送往CPU。
在实地址模式下,CPU从单元取出该中断源的中断向量IP、CS,从而引导CPU执行该中断源的中断服务程序。
2什么是中断向量和中断向量表?
中断类型码和中断向量的关系是什么?
答:
实地址模式下,中断服务程序的入口地址就是中断向量。
中断类型码通过一个地址指针表与中断服务程序的入口地址相联系,实模式下,该表称为中断向量表。
微机系统中,为了区别,给每一个中断分配一个中断号,又称中断类型码。
对应每一个中断,都有一个中断向量。
即一个中断类型码对应一个中断向量。
3CPU响应可屏蔽中断的条件是什么?
答:
INTR引脚有中断请求,NMI引脚没有中断请求,系统没有DMA请求。
CPU当前指令执行完毕。
CPU处于开中断状态,即标志寄存器的中断允许标志置1.4CPU响应非屏蔽中断的条件是什么?
答:
NMI引脚有中断请求,系统没有DMA请求。
CPU当前指令执行完毕。
5键盘硬中断和键盘软中断的关系是什么?
答:
键盘硬中断即9型中断(硬件可屏蔽中断)。
键盘软中断即INT16H软中断。
硬中断和软中断利用键盘缓冲区传递信息。
键盘缓冲区中的键代码由9型中断服务程序负责写入,用户程序调用INT16H可以读取键盘缓冲区中的信息。
1.异步通信一帧字符的格式是什么?
答:
起始位数据位奇偶校验位停止位考点:
起始位为一位逻辑0,题目一般不给出数据位从最低位开始传送奇偶校验看逻辑1的个数是奇是偶停止位一定是逻辑1信号2.设异步通信一帧字符有八个数据位,无校验,一个停止位,如果波特率为9600,则每秒能传输多少个字符?
答:
一帧字符数1位起始位8位数据位1位停止位10位则一秒传输的字符数(通信速率又称波特率,表示每秒钟传送0、1代码的位数)3.单工、半双工、全双工通信方式的特点是什么?
答:
单工方式只允许数据按照一个固定的方向传送。
半双工方式要求收发双方均具备接收和发送数据的能力,由于只有一条信道,数据不能在两个方向上同时传送。
在全双工方式中,收发双发可以同时进行数据传送。
4.分别叙述TTL和RS-232C的电平标准,通常采用什么器件完成两者之间的电平转换?
答:
TTL采用正逻辑,规定逻辑“0”为0V左右,规定逻辑“1”为35.RS-232C采用负逻辑,规定逻辑“1”为3V15V,规定逻辑“0”为3V15V。
通常采用MC1488和MC1489电平转换器。
MC1488可接收TTL电平,输出RS-232C电平。
MC1489可输入RS-232C电平,输出TTL电平。
5.用系统机串行口采用中断方式完成字符发送和接收,编程时应采取哪些措施?
答:
中断允许寄存器相应位置1MODEM控制寄存器,即打通8250的中断请求通道。
8259相应中断屏蔽位置0(主8259、)8259CPU处于开中断(STI)CPU2.当CPU用查询方式和8255A交换信息时,应查询哪些信号?
当CPU用中断方式和8255A交换信息时,利用哪些端子提中断请求?
答:
CPU采用查询方式从8255A读取数据之前,应查询IBF;CPU采用查询方式向8255A输出数据之前,应先查询。
当CPU用中断方式和8255A交换信息时,利用INTR端子提中断请求。
3.8255A的方式选择控制字和C口置0/置1控制字都是写入控制端口的,8255A是怎样识别的?
答:
两个控制字共用一个端口地址,用特征位位来区分。
若位1,该控制字为方式选择控制字;位0,该控制字为C端口按位置0/置1控制字。
微型计算机原理及接口技术试题一.单项选择题1.8086CPU芯片的外部引线中,数据线的条数为6条8条16条20条2.8088CPU上READY信号为下面哪种信号有效?
上升边下降边高电平低电平3.8088CPU中的CS寄存器是一个多少位的寄存器?
8位16位24位32位4.当8086CPU读写内存的一个规则(对准)字(16位)时,BHE和A0的状态必须是000110115.当8086CPU读IO接口时,信号MIO和DTR的状态必须是000110116.在8088CPU中,用于寄存器间接寻址输入输出指令的寄存器是AXBXCXDX7.ISA总线是一种多少位的内(系统)总线?
8位16位32位64位8.属于只读存贮器的芯片是SRAMDRAMEPROMSDRAM9.需要定时刷新的存贮器是SRAMDRAMEPROMEEPROM10.内存从A4000H到CBFFFH,共有124K160K180K224K11.擦除EPROM是用5V电压15V电压21V电压紫外光照射12.采用查询方式来实现输入输出是因为它1速度最快2CPU可以不介入3实现起来比较容易4在对多个事件查询工作时,能对突发事件做出实时响应13.实现DMA传送,需要CPU通过执行指令来完成CPU利用中断方式来完成CPU利用查询方式来完成不需要CPU参与即可完成14下面哪种说法不正确内存地址也可做为接口地址使用内存地址不可做为接口地址使用接口地址不可做为内存地址使用接口地址也可做为外存地址使用15.8255工作在方式0时,下面哪种说法正确A、B、C三个口输入均有锁存能力只有A口输入有锁存能力只有C口输入有锁存能力A、B、C三个口输入均无锁存能力二.多项选择1.在构成8088最大模式下构成系统总线时,可用到下列哪些芯片?
174LS373828874LS24574LS13882892.8086CPU一个总线周期可以读(或写)的字节数为1个2个3个4个6个3.当8255的A口工作在方式2,B口工作在方式0时,其C口可用作全部用作联络信号5条用作联络信号4条用作联络信号3条用作IO8条用作IO4.当8086CPU最大模式下读内存时,下列哪些信号的状态是正确的?
MEMR0MEMW0IOW1IOR0DTR0三.判断题1.8086CPU的复位启动地址为0FFFFH。
2.在8086CPU响应中断时,CPU内部硬件只保护CS和IP,其余的内部寄存器应由程序员编程保护。
3.若各中断源的优先级是一样的,则可用自动循环优先级来实现。
4.异步串行通信在传送每一个字符时,传送出去的第一位一定是一个低电平的启动位。
5.8253不能产生宽度可编程的单个负脉冲。
四.简单回答题1.简要说明PCI总线的特点。
2.试说明在8088CPU执行INT40H指令的过程?
3.若己知8250芯片上有3条地址线A0A2,该8250最少需占多少个接口地址?
4.说明当8253的外部时钟为1MHZ时,只用该8253如何产生宽度为1秒的负脉冲?
5.说明什么是中断嵌套?
五应用题1(8分)下图为内存芯片与系统总线的连接图,用以存放数据。
图中锁存器为输出接口,其地址为0000H,它与数据总线相连接,可将数据总线上D0D7从其输出端Q0Q7输出。
回答下列两个问题:
D0D7D0D7A0A15A0A15MEMROEMEMWWED0D7Q21A151Q3A14Q41CSQ51CP锁存器1与非门A0异或门IOW或门A16A17A18A19在读写内存芯片时,首先执行下列程序。
程序执行完后,决定存储器芯片的地址。
START:
MOVDX,0000HMOVAL,76HOUTDX,AL若首先执行下列程序,程序执行完后,决定存储器芯片的地址。
START:
MOVDX,0000HMOVAL,0F0HOUTDX,AL2(8分)下面两图均为利用锁存器74273作为输出接口的连接图,利用74273的CP端的上升沿可以锁存数据到74273的输出端。
并且假定接口地址为0000H。
利用时序的概念,解释图和图哪一种连接是错误的?
读下列程序,画出程序执行过程中图和图中74273的CP端的波形。
START:
MOVDX,0000HGOON:
MOVAL,0F0HOUTDX,ALJMPGOOND0D7D0D7A15A141CP(图)A0IOW74273D0D7D0D7A15A141CP(图)A0IOW742733(10分)一种通过接口芯片8255将ADC0809接到8088系统总线上的连接图如下图所示。
该电路以可编程并行接口8255作为ADC0809的接口,其初始化程序规定:
8255工作在方式0之下,A口输入,B口输出,C口的低4位输出、高4位输入,并且使PC0=0,PC1=0。
结合给出的硬件连接图,回答下面两个问题:
若完成上述规定的8255的初始化程序如下,试在下划线处填上相应的数字或指指令。
INITI55:
MOVDX,;MOVAL,;OUTDX,AL;MOVAL,00HOUTDX,AL一个具体的采集子程序如下,每调用一次采集子程序,可顺序对8路模拟输入IN0到IN7进行一次A/D变换,并将变换的结果存放在内存ADATA所在段、偏移地址为ADATA的顺序8个单元中。
PRMADPROCNEARPUSHBXPUSHDXPUSHDSPUSHAXPUSHSIMOVDX,SEGADATAMOVDS,DXMOVBL,00HMOVBH,08HGOON:
MOVDX,8001HMOVAL,BLOUTDX,AL;送路地址MOVDX,8002HMOVAL,OUTDX,ALMOVAL,OUTDX,AL;送ALE和START脉冲NOPWAIT:
INAL,DXTESTAL,JZWAIT;等待变换结束MOVAL,02HOUTDX,AL;MOVDX,8000HINAL,DX;MOVSI,ALMOVDX,8002HMOVAL,00HOUTDX,AL;INC;DECBHJNZGOONPOPSIPOPPOPDSPOPDXPOPBXRETPRMADENDP4(9分)下图为采用查询方式工作的输入接口,地址译码器中A15A1直接接或门输入。
看图并回答下列问题:
输入设备在向接口传送8位数据的同时,还传送负脉冲STB,该信号的作用是什么?
D触发器的作用是什么?
编程序,用查间方式将输入设备的一个数据读入CPU的BL中。
D0D7三锁输D7态存A0门器入EECPSTBA15设A1411R备DCPA1Q触IOR1发D5V1器试题参考答案一.1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.二.1.2.3.4.三.1.应为FFFF0H2.CPU硬件保护的是F、CS和IP三个16位的寄存器3.4.5.因为利用8253的方式0或方式1,通过编程设定计数器的计数值,可以产生不同宽度的负脉冲。
四.1.PCI总线的特点主要是:
良好品兼容性;独立于CPU,可与CPU异步工作;支持构成多机系统;对32位64位使用是透明的。
可提供3.3V和5.0V两种环境下工作;支持即插即用。
2.CPU取出INT40H指令,经指令译码获知这是一条中断指令。
并且得到40H就是该软件央断的中断向量码。
接着就将F、CS和IP压入堆栈保护起来,并关中断。
而后,将中断向量码40H乘4得到中断向量表地址,从该地址开始的顺序两个单元的内容送IP,下两个单元的内容送CS。
这就转向了中断服务程序。
当然,在此之前,中断服务程序的入口地址早已填入中断向量表中。
3.因为地址A0到A2三条地址线共有8种编码,故8250最多占8个接口地址。
4.因为计数时钟为1MHZ,而每个计数器的计数值是16位的。
因此,一个计数器的最大计数时间只有65.5mS左右,无法满足要求。
但8253有三个计数器,可以串联使用以解决问题。
例如,将时钟接到CLK0上,使GATE0有效(高电平)并将OUT0输出接到CLK1上做为计数器1的计数时钟,并使GATE1为高电平。
这就将计数器0和计数器1串到一起。
可使计数器0工作在方式2或方式3,使其输出连续的脉冲。
使计数器1工作在方式0。
且使两计数器的总计数值为10001000,可以计数器0的计数值均为1000,则OUT0的输出就是周期为1ms的对称方波或窄脉冲。
使计数器1的计数值为999,则OUT1的输出即为宽度1秒的负脉冲。
5.当CPU正在对某一个中断源服务时,又有优先级更高的中断源提出中断请求,则CPU应暂仃正在进行的中断服务而转向更高优先级中断源的服务。
当更高优先级中断源服务结束后再回到原先的中断服务程序继续服务。
这就是中断嵌套,而且可以多级嵌套。
五.1.20000H2FFFFH30000H3FFFFH2.根据8088CPU的写接口的时序,结合连接图的译码电路,可以认为图中锁存器CP上的波形与IOW一样。
IOW锁存数据的上升沿应出现在时序一个总线周期的T4开始之后。
同时,在写接口的总线周期里,CPU在时钟T2之后开始送出数据到数据总线上,到时钟T4时,数据已传送到接口并已稳定。
此时,利用IOW的上升沿刚好可把稳定的数据锁存到锁存器的输出端。
但是,若采用图所示的电路,锁存器的锁存脉冲输入端CP上的波形刚好为图的反相波形,即为IOW的反相。
这样以来,CP脉冲的上升沿就出现在T2时周期里,这时,CPU刚刚开始向外送数据,数据还没有到达外设,这时进行锁存必定会出错。
图CP波形图CP波形3.8003H10011000BMOVDX,8002HMOVSI,OFFSETADATA(LEASI,ADATA)01H00H10HINCSIBLAX4.STB脉冲除了将输入设备的数据锁存到锁存器的输出端外,该脉冲还用来触发D触发器,使其输出Q为高电平,此高电平表示外设有数据准备好。
D触发器的作用是用来提供外设数据准备好的状态。
程序如下:
START:
MOVDX,0001HWAIT:
INAL,DXANDAL,80HJNZWAITMOVDX,0000HINAL,DXMOVBL,ALRET
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微处理器 32 微型计算机 原理 接口 技术 应用 期末 总结 试题