瞬开延断开关.docx
- 文档编号:838092
- 上传时间:2022-10-13
- 格式:DOCX
- 页数:12
- 大小:130.41KB
瞬开延断开关.docx
《瞬开延断开关.docx》由会员分享,可在线阅读,更多相关《瞬开延断开关.docx(12页珍藏版)》请在冰豆网上搜索。
瞬开延断开关
电子技术课程设计
瞬开延断开关
学院:
华科学院
专业、班级:
电气工程及其自动化082201h姓名:
常晓超
学号:
200822050101
指导教师:
柴婷婷
2010年12月
--瞬开延断开关
一、设计任务与要求
(2)
二、总体框图
(2)
三、选择器件(3)
四、功能模块(4)
五、总体设计电路图(8)
六、心得体会(10)
一、设计任务与要求
设计题目:
瞬开延断开关
设计一个按钮开关:
该开关在按钮第一次按下时,输出信号X和丫瞬时变为高电平;在第二次按钮按下时,输出信号x瞬时变为低电平,但是输出信号y
在延时90s后,才变为低电平。
若x控制投影仪的灯泡,y控制投影仪的风扇,则该开关就是投影仪的开关。
该控制器如图所示:
VCC
、总体框图
设计完成的总体方案是控制器和一个90进制计数器
VCC
1、控制器的具体功能为:
当a第一次按下时,x、y和t都瞬时变为高电平,
此时无论td是高还是低电平都没有任何影响。
当a第二次按下时,x和t瞬时变为低电平,y不变依然是高电平,此时若td输入低电平则y变为低电平。
下表为控制器的特性表:
3
td
y
t
0
0
0
1
0
0
1
0
0
0
1
0
1
1
1
1
1
1
1
1
2、90进制计数器的具体功能为:
当rst=O且en=1的时候,器件随elk的1Hz脉冲频率在第一个90s后,et输出从低电平变为高电平,在第二个90s后,et输出从高电平变为低电平,循环往复,依次类推。
当rst=1时则计数清零。
当en=O时则计数暂停。
下表为90进制计数器的特性表:
elk
rst
en
ct
n_n.
1
X
11
t数清零
FLTL
0
0
ii
r数暂停
nn
0
1
开始计数
三、选择器件
使用Altera公司出品的EPF10KLC84-4
其芯片的内部原理图为:
其芯片的引脚图如下:
■MM.
眄匚I
吗匚
申匚
冈匚
冈匚
7F
啊匚
刚匚
碎匚
皿匸
-1Jn一mV口n
-ifn
■?
nnn=310-_nIInTin■Mm已■rp-dTn■Ir-raTn■?
橙甲nkp-dTn
nleh證I_nr?
2gn
rt■
#a.M^r«必\[|
■£M*f|
■*ESS*|
□«»
■血|
■Kjrd*L*3|
四、功能模块
1、控制器模块
(1)、控制器的逻辑功能:
一是要进行二分频,使X,y和t在a按第一次的时候变成高电平,在a按第二次的时候变成低电平。
二是要使y受td和a的共同影响,当a按第一次的时候,且无论td是什么电平,y均变成高电平;当a按第二次的以后,y随(nottd)变化。
(2)、控制器的VHDL语言程序为:
libraryieee;
useieee.std」ogic_1164.all;
useieee.std_logic_unsigned.all;
useieee.std」ogic_arith.all;
entityshejiis
port(a,td:
instd_logic;
x,y,t:
outstd」ogic);
endsheji;
architectureoneofshejiis
begin
process(a,td)
variables:
std_logic_vector(1downto0);
variabletemp:
std_logic;
variablec:
std_logic;
begin
ifa'eventanda='1'then
temp:
=nottemp;
endif;
x<=temp;
t<=temp;
ifa='1'thenc:
='1';
endif;
iftd='1'anda='0'thenc:
='0';
endif;
y<=c;
endprocess;
endone;
(3)、控制器模块生成的符号为:
■tln■・・■■■■■■■■■■■■■■ii
:
SHEJI
・—
TO
X
Y
T
——-
(4)、控制器的仿真图如下:
Value.
10
JOns
200Oris
3OO.Dns
^OD.Dns
I
500.Dns
I
600.0ns
]
700.an&
800.0ns
~L
A-州
2一
0
E—帚
1
y
1
气*x
1
1
11
图中可看出:
一、不论y为何电平,当a按下时,变为高电平。
二、a按下第一次时x和t瞬时变为高电平;a按下第二次时x和t瞬时变为低电平。
三、当y变为高电平后,只有当td为高电平时才变为低电平。
(5)、硬件验证时管脚分配图如下:
使用EPF10KLC84-4
3B
3
ZH
UAux
U_Bufuf
CL£a=9>匚ZOOAJL*-E=T-d&□£—12茴呂3LrEU-m&匚NSHSPMU3AJUSu-s
UOD
USuw
3_』molj吕pauye
管脚定义说明:
a=>35、td=>36、x=>51、y=>52、t=>53。
(6)、在实验箱上得到了满意的结果。
2、90进制计数器模块
(1)、90进制计数器的逻辑功能:
当rst为高电平的时候,计数器清零当en为低电平的时候,计数器暂停。
当rst为低电平,且en为高电平的时候,ct端在90s后变为高电平,再90s后变为低电平,循环往复。
(2)、90进制计数器的VHDL语言程序为:
libraryieee;
useieee.std」ogic_1164.all;
libraryieee;
useieee.std」ogic_1164.all;
useieee.std_logic_unsigned.all;
entityfenpinis
port(en,rst,clk:
instd_logic;
ct:
outstd」ogic);
endfenpin;
architectureoneoffenpinis
begin
process(clk,rst,en)
variables:
std」ogic_vector(9downto0);begin
ifrst='1'thens:
=(others=>'0');
elsifclk'eventandclk='1'then
ifen='1'then
ifs<89thens:
=s+1;
elses:
=(others=>'0');
endif;
endif;
endif;
ifs=89thenct<='1';
elsect<='0';
endif;
endprocess;
endone;
(3)、90进制计数器模块生成的符号为:
FENPIN
EN
—
RST
—
'
CLK
(4)、90进制计数器的仿真图为:
血]'COOnsJOCh3W.0nsJOlteSOOrsEtOOrs730.0n$8010ns900.0ns1:
l^rst
)□11111F=r
lj*en
1
0IIIIII
0r
J恤加脚獭恥加咖BSBSB邛
四-2-(4)-1
970.0ns口
5.0ns9500ns375.0ns
lLI
r
Lj
*003)00
)00
四-2-(4)-2
图中可以看出:
一、当rst为低电平,en为高电平时,ct计数90次之后就会输出一次高电平。
二、当en为低电平时,可以看出s停止了计数。
三、当rst为高电平时,可以看出s被清零了。
(5))硬件验证时管脚分配图如下:
使用EPF10KLC84-4
朋匚
£LQ)H
S6
55
:
54
=
33
34
35
36
37
98
39
40
41
42
434
45
46
47
4B
49
50
51
52
53
1
1
U
u
u
u
p(lMI33A)
■
:
DEcUnpUO匚
HobalCLKj匸
1
HlNiaNO^
u
u
u
ugh
u
u
"TT
3
管脚定义说明:
rst=>35、en=>36、ct=>53。
(6)、在实验箱上得到了满意的结果。
五、总体设计电路图
1、总体电路的原理图为
图中,SHEJI是控制器,FENPIN是90进制计数器。
A控制x、y、t,cp输入
时钟脉冲信号用来计数;y和t连接到en和rst上是使计数器在允许之间内计数;ct信号输出到td上以控制y的电平。
2、总体电路的仿真图为:
Name:
■亠y
Cil/|fenpin:
1|s
五-2-1
Name:
Value:
40Ons
L
cp
1L
ojuumn
1
L"
¥
1
峠#X
1
|fenpin:
1|s
HOOO
000\
五-2-2
Name:
^Vglue:
L.cp
a
y
X
前|fenpin'1|s
0
1
1
1
HOOO
Wl
讯059
五-2-3
从仿真图中可以看出:
符合设计要求。
图五-2-1中,在a按第一次时候,x、y均为高电平;在a按第二次的时候,x瞬时变为低电平,y在90s后变为低电平。
图五-2-2中,当x为高电平的时候,计数器会被清零以准备计数。
图五-2-3中,当y为低电平的时候,计数器会停止计数,以保证ct无变化使y始终在低电平
3、管脚分配图为:
55L{nSl
53
62
til
47
4tf
14
39
■J/
LLNC官
H—lo_Eq*e
34-rmdHoulIj
33TfZ-UU&
54Zl(bO)
管脚定义说:
cp=>35、a=>36、x=>52、y=>53。
4、设计符合题目要求。
当a按第一次时候,x、y均为高电平;当a按第二次的时候,x瞬时变为低电平,y在90s后变为低电平。
但限于实验室的设备,结果不够理想。
六、心得体会
通过本次实验我明白了’实践出真知’的道理,动手能力有了进一步的提高。
获得了独立思考、解决问题的能力。
在设计过程当中做到了不依靠他人,积极主
动地查找资料、
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 瞬开延 断开
![提示](https://static.bdocx.com/images/bang_tan.gif)