数字逻辑电路课程设计报告09261030 范玉清.docx
- 文档编号:8242712
- 上传时间:2023-01-30
- 格式:DOCX
- 页数:12
- 大小:730.31KB
数字逻辑电路课程设计报告09261030 范玉清.docx
《数字逻辑电路课程设计报告09261030 范玉清.docx》由会员分享,可在线阅读,更多相关《数字逻辑电路课程设计报告09261030 范玉清.docx(12页珍藏版)》请在冰豆网上搜索。
数字逻辑电路课程设计报告09261030范玉清
《数字逻辑电路》
课程设计指导书
一、课程设计的目的
1、学习数字逻辑等电路设计方法,熟知加减法器、编码器、译码显示的工作原理及特点;
2、培养勤奋认真、分析故障和解决问题的能力。
二、设计名称:
设计一个一位十进制加减法器
三、设计要求
1、0-9十个字符和“+”“-”分别对应一个按键,用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
四、设计过程
1、收集相关资料,完成相关电路的设计图,正确选用适合设计内容的集成电路、器件和器材,并列出“领料清单”;
2、利用多功能虚拟软件Multism8进行电路的制作、调试,并生成文件。
五、设计细则
严格按照电路设计的步骤,实现其设计基本内容和功能,利用虚拟软件进行仿真,电路运行稳定、可靠;描述实验现象,实验过程中出现的问题及解决方案。
六、说明
课程设计任务书
姓名
范玉清
学号
09261030
班级
09计11
课程名称
数字逻辑电路
课程性质
专业必修课
设计时间
2010年12月27日——2011年01月07日
设计名称
设计一个一位十进制加减法器
设计要求
1、0-9十个字符和“+”“-”分别对应一个按键,用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计思路
与
设计过程
1、收集相关资料,完成相关电路的设计图,正确选用适合设计内容的集成电路、器件和器材,并列出“领料清单”;
2、利用多功能虚拟软件Multism8进行电路的制作、调试,并生成文件。
计划与进度
实验电路:
1减法电路的实现;
2加法电路的实现;
3译码显示电路的实现;
4最后所得结果的实验电路
任课教师
意见
说明
课程设计报告
课程:
数字逻辑电路
学号:
09261030
姓名:
范玉清
班级:
09计11
教师:
王小林
徐州师范大学
计算机科学与技术学院
设计名称:
设计一个一位十进制加减法器日期:
2011年01月06日
设计内容:
1、0-9十个字符和“+”“-”分别对应一个按键,用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求:
1、学习数字逻辑等电路设计方法,熟知加减法器、编码器、译码显示的工作原理及特点;
2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明:
TT器74LS283引脚图
环境:
利用多功能虚拟软件Multism8进行电路的制作、调试,并生成文件。
器材:
74LS283或者4008,4个异或门(一片74LS86)(减法);74LS08,3输入或门(加法)
设计原理:
加法运算电路
显示所置入的两个一位十进制数
译码显示计算结果
开关选择运算方式
置数
减法运算电路
图1二进制加减运算原理框图
分析:
如图1所示,第一步置入两个四位二进制数(要求置入的数小于1010),如(1001)2和(0111)2,同时在两个七段译码显示器上显示出对应的十进制数9和7;第二步通过开关选择运算方式加或者减;第三步,若选择加运算方式,所置数送入加法运算电路进行运算,同理若选择减运算方式,则所置数送入减法运算电路运算;第四步,前面所得结果通过另外两个七段译码器显示。
设计过程(步骤)或程序代码:
实验电路:
1:
减法电路的实现:
(1):
原理:
如图1所示(如下),该电路功能为计算A-B。
若n位二进制原码为N原,则与它相对应的补码为N补=2n-N原,补码与反码的关系式为N补=N反+1,
A-B=A+B补-2n=A+B反+1-2n
(2):
因为B
1=B非,B
0=B,所以通过异或门74LS86对输入的数B求其反码,并将进位输入端接逻辑1以实现加1,由此求得B的补码。
加法器相加的结果为:
A+B反+1,
(3):
由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时,它与2n的差为0;当进位输出信号为0时,它与2n差值为1,同时还要发出借位信号。
因为设计要求被减数大于或等于减数,所以所得的差值就是A-B差的原码,借位信号为0。
图1:
减法运算电路
2:
加法电路的实现如下:
(1)加法原理:
1.通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数,译码显示器U13和U15分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4——A1端,74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上,另一输入端分别接开关S6——S9,通过开关S6——S9控制数B的输入。
2.当开关S1接低电平时,B与0异或的结果为B,通过加法器74LS283完成两个数A和B的相加。
3.由于译码显示器只能显示0——9,所以当A+B>9时不能显示,我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换,即S>9(1001)时加上6(0110),产生的进位信号送入译码器U10来显示结果的十位,U11显示结果的个位
(2)加法电路的实现:
用两片4位全加器74LS83和门电路设计一位8421BCD码加法器
1.由于一位8421BCD数A加一位数B有0到18这十九种结果。
而且由于显示的关系
2.当大于9的时候要加六转换才能正常显示,所以设计的时候有如下的真值表:
CO
S3
S2
S1
S0
Y
数的大小
8
4
2
1
0
0
0
0
0
0
0
没有超过9
0
0
0
0
1
0
1
0
0
0
1
0
0
2
0
0
0
1
1
0
3
0
0
1
0
0
0
4
0
0
1
0
1
0
5
0
0
1
1
0
0
6
0
0
1
1
1
0
7
0
1
0
0
0
0
8
0
1
0
0
1
0
9
0
1
0
1
0
1
10
需要转换
0
1
0
1
1
1
11
0
1
1
0
0
1
12
0
1
1
0
1
1
13
0
1
1
1
0
1
14
0
1
1
1
1
1
15
1
0
0
0
0
0
16
1
0
0
0
1
0
17
1
0
0
1
0
0
18
1
0
0
1
1
0
19
无关项
1
0
1
0
0
0
20
1
0
1
0
1
0
21
1
0
1
1
0
0
22
1
0
1
1
1
0
23
1
1
0
0
0
0
24
1
1
0
0
1
0
25
1
1
0
1
0
1
26
1
1
0
1
1
1
27
1
1
1
0
0
1
28
1
1
1
0
1
1
29
1
1
1
1
0
1
30
1
1
1
1
1
1
31
由表我们可以算出Y的表达式:
(1)由前16项有:
Y=S3S2+S3S1
(2)由后10项有:
Y=CO=1
由
(1)
(2)有Y=CO+S3S2+S3S1
由于用与非门比较方便所以我们选用了与非门电路有以下两种选择:
(1)
(2)
第一种方式简单,所以我选用了第一种方式得到了如下的理论图
:
图2加法运算电路
(3)元器件选择:
加法电路器件:
完成加法运算可用器件超前进位加法器74LS283或者4008来实现。
如图2还需用到2输入与门74LS08,3输入或门。
图3图4
74LS08引脚图
图5
3:
译码显示电路的实现
一个七段LED译码驱动器74HC4511和一个七段LED数码显示器组成。
七段LED译码驱动器74HC4511的功能表如下.在74HC4511中,经前面运算电路运算所得的结果输入74HC4511的D3D2D1D0,再译码输出,最后在七段LED显示器中显示出来.
表二:
七段LED译码驱动器74HC4511功能表
表三:
七段LED译码驱动器74HC4511功能表续
图6译码显示电路
4:
最后所得结果的实验电路:
图7最后结果
设计结果与分析(可以加页):
(1)加法运算:
选择开关接高电平,s2~s5分别接1,0,0,1;s6~s7f分别接0,1,1,1。
则(1001)2+(0111)2=(10000)2十进制9+7=16,并在七段译码显示器上显示16.
(2)减法运算
开关接低电平,s2~s5分别接1,0,0,1,s6~s7分别接0,1,1,1。
则为(1001)2-(0111)2=(00010)2十进制9-7=2,并在七段译码显示器上显示02.
设计体会与建议:
1.设计过程中要充分合作,发挥个人的特长,以求达到结果最佳的目的。
2.在做实验之前要先充分理解所运用的知识点,实验室要灵活运用。
3.做实验时应戒躁戒躁。
4.平时应该多掌握一些课本上没有的知识。
设计成绩:
教师签名:
年月日
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字逻辑电路课程设计报告09261030 范玉清 数字 逻辑电路 课程设计 报告 09261030
![提示](https://static.bdocx.com/images/bang_tan.gif)