EDA实验参考 7.docx
- 文档编号:8152586
- 上传时间:2023-01-29
- 格式:DOCX
- 页数:7
- 大小:240.16KB
EDA实验参考 7.docx
《EDA实验参考 7.docx》由会员分享,可在线阅读,更多相关《EDA实验参考 7.docx(7页珍藏版)》请在冰豆网上搜索。
EDA实验参考7
青岛科技大学
实验报告
实验课程:
EDA技术实验
姓名:
李伟鹏学号:
0807010616
年级:
08专业班级:
自化086
台号:
DX13实验日期:
2010-12-04
自动化与电子工程学院
实验一运算电路的设计与仿真
一、实验目的
1.设计一个1位全加器,设计模块分层次。
2.先设计半加器,再用半加器构成1位全加器。
3.对设计的两层电路分别进行编译综合与仿真分析。
二、实验准备
1.阅读教材第3章(电子工业出版社)有关内容。
2.画出设计的逻辑电路图。
三、实验内容与步骤
1.在自己建立的工作目录下,输入所设计的逻辑电路图。
半加器的电路如下:
全加器的电路如下:
2.按步骤进行操作和仿真。
四、仿真结果及分析
(屏幕硬拷贝图:
设计输入、综合RTL电路图、仿真波形)
半加器仿真结果如下:
结果分析:
半加器由一个与门和一个异或门组成,两个一位二进制数相加,二进制数作为输入端,为acin,bcin,本位和输出sum,进位输出co。
通过分析结果符合实际结果的输出,当acin,bcin都为1时,输出结果为co=1且sum=0。
全加器仿真结果:
仿真结果分析:
全加器可由两个半加器模块与一个或门组成,实现了两个二进制数与进位的相加。
输入信号a、b与cin三个信号相加,cout输出进位信号,sum输出相加后的低位。
通过分析,当a=1,b=1,cin=1时,输出结果为cout=1,sum=1,结果符合实际情
实验二触发器的设计与仿真
一、实验目的
1.用Verilog设计一个触发器。
2.对设计的触发器进行仿真分析。
二、实验准备
1.阅读教材第8章相关内容。
2.用Verilog语言设计一个边沿触发器(可选D、JK、T、RS),要求带有异步(或同步)
置位和复位功能。
三、实验内容与步骤
1.在自己建立的工作目录下,编写输入所设计的程序。
带同步清零,同步置一的D触发器,程序如下:
2.按步骤进行操作和仿真。
四、仿真结果及分析
(屏幕硬拷贝图:
设计输入、综合RTL电路图、仿真波形)
(要有仿真结果简单分析)
仿真结果分析:
此D触发器带同步置0,同步置1的功能,高电平有效,当set=1,且reset=1时,输出q,qn受输入d的控制,且受时钟信号的同步控制,结果符合实际情况。
程序综合出来的硬件电路结果如下:
实验三3位LFSR的设计与仿真
一、实验目的
1.用Verilog设计一个3位线性反馈移位寄存器电路。
2.对设计的电路进行仿真分析。
二、实验准备
1.阅读教材第8章和提供的的参考资料。
2.用Verilog语言设计一个3位线性反馈移位寄存器电路。
三、实验内容与步骤
1.在自己建立的工作目录下,编写输入所设计的程序。
2.按步骤进行操作和仿真。
四、仿真结果及分析
(屏幕硬拷贝图:
设计输入、综合RTL电路图、仿真波形)
(要有仿真结果简单分析)
仿真结果分析:
线性反馈移位寄存器是将两个(或多个)高位触发器的输出结果进行异或运算,然后反馈到输入端。
它的作用是产生伪随机序列。
状态图为000-111-110-100-001-010-101-011-111依次循环。
结果与先前计算结果一致。
程序综合出来的硬件电路结果如下:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA实验参考 EDA 实验 参考