电脑硬件知识.docx
- 文档编号:7950789
- 上传时间:2023-01-27
- 格式:DOCX
- 页数:9
- 大小:169.15KB
电脑硬件知识.docx
《电脑硬件知识.docx》由会员分享,可在线阅读,更多相关《电脑硬件知识.docx(9页珍藏版)》请在冰豆网上搜索。
电脑硬件知识
北京邮电大学网络教育学院
《计算机组成原理》实验指导书
实验一运算器组成的实验
一、实验目的
1、掌握算术逻辑运算加、减、乘、与的工作原理。
2、熟悉简单运算的数据传送通路。
3、验证实验台运算的8位加、减、与、直通功能。
4、验证实验台的4位乘4位功能。
5、按给定数据,完成几种指定的算术和逻辑运算。
二、实验电路
图6示出了本实验所用的运算器数据通路图。
ALU由1片ispLSI1024构成。
四片4位的二选一输入寄存器74HC298构成两个操作数寄存器DR1和DR2,保存参与运算的数据。
DR1接ALU的B数据输入端口,DR2接ALU的A数据输入端口,ALU的输出在ispLSI1024内通过三态门发送到数据总线DBUS7-DBUS0上,进位信号C保存在ispLSI1024内的一个D寄存器中。
当实验台下部的IR/DBUS开关拔到DBUS位置时,8个红色发光二极管指示灯接在数据总线DBUS上,可显示运算结果或输入数据。
另有一个指示灯C显示运算进位信号状态。
由ispLSI1024构成的8位运算器的运算类型由选择端S2,S1,S0选择,功能如表3所示。
表3运算器运算类型选择表
选择
操作
S2
S1
S0
0
0
0
A&.B
0
0
1
A&.A(直通)
0
1
0
A+B
0
1
1
A-B
1
0
0
A(低4位)×B(低4位)
进位C只在加法运算和减法运算时产生,与、乘、直通操作不影响进位C的状态,即进位C保持不变。
减法运算采用加减数的反码再加以1实现。
在加法运算中,C代表进位;在减法运算中,C代表借位。
运算产生的进位在T4的上升沿送入ispLSI1024内的C寄存器保存。
在SW-BUS#信号为0时,参与运算的数据通过一个三态门的74HC244(SW-BUS)送到DBUS总线上,进而送至DR1或DR2操作数寄存器。
输入数据可由实验台上的8个二进制数据开关SW0-SW7来设置,其中SW0是最低位SW7是最高位。
开关向上时为1,开关向下时为0。
图中尾巴上带粗短线标记的信号都是控制信号,控制信号均为电位信号。
T3,T4是脉冲信号,印制板上已连接到实验台的时序电路产生的T3,T4信号上。
S2,S1,S0,ALU-BUS,LDDR2,LDDR1,M1,M2,SW-BUS#各电位控制信号用电平开关K0-K15来模拟。
K0-K15是一组用于模拟各控制电平信号的开关,开关向上时为1,开关向下时为0,每个开关无固定用途,可根据实验具体情况选用。
S2,S1,S0,ALU-BUS,LDDR2,LDDR1为高电平有效,SW-BUS#为低电平有效。
M1=1时,DR1选择D1-A1作为数据输入端;M1=0时,DR1选择D0-A0作为数据输入端。
当LDDR1=0时,在T3的下降沿,选中的数据被打入DR1寄存器。
M2=1时,DR2选择D1-A1作为数据输入端;M2=0时,DR2选择D0-A0作为数据输入端。
当LDDR2=0时,在T3的下降沿,选中的数据被打入DR2寄存器。
数据总线DBUS有5个数据来源:
运算器ALU,寄存器堆RF,控制台开关SW0-SW7,双端口存储器IDT7132和中断地址寄存器IAR。
在任何时刻,都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据。
在本实验中,为了保证数据的正确设置和观察,请令RS-BUS#=1,LRW=0,IAR-BUS#=1。
为了在实验中,每次只产生一组T1,T2,T3,T4脉冲,需将实验台上的DP、DB、DZ开关进行正确设置。
将DP开关置1,将DB,DZ开关置0,每按一次QD按钮,则顺序产生T1,T2,T3,T4各一个单脉冲。
本实验中采用单脉冲输出。
三、实验设备
1、TEC-4计算机组成原理实验系统1台
2、双踪示波器一台
3、直流万用表一只
4、逻辑测试笔一支
四、实验任务
(1)按图6所示,正确连接运算器模块与实验台上的电平开关K0-K15。
由于运算C指示灯,8位数据开关SWO-SW7,T2,T4的连线已由印制电路板连好,故接线任务仅仅是完成有关控制信号与电平开关K0-K15的连线。
正确设置开关DZ,DB,DP。
用数据开关SWO-SW7向DR1和DR2寄存器置数。
1)置ALU-BUS=0,关闭ALU向数据总线DBUS的输出,置SW-BUS#=0,开启数据开关SWO-SW7向数据总线DBUS的输出。
注意,对于数据总线DBUS(或者其他任何总线),在任一时刻,只能有一个数据向它输出。
置IR/DBUS开关于DBUS位置,在数据开关SWO-SW7上设置各种数据,观察数据指示灯状态是否与数据开关状态一致。
2)置M1=1,选择DBUS作为DR1的数据源,置LDDR1=1,按QD按钮,则将DBUS的数据打入DR1。
置M2=1。
选择DBUS作为DR2的数据源,置LDDR2=1,按QD按钮,则将DBUS的数据打入DR2。
向DR1存入01010101,向DR2存入10101010。
3)置SW-BUS#=1,关团数据长关SWO-SW7对数据总线的DBUS的输出;置ALU-BUS=1,开启ALU对DBUS的输出。
选择S2=0,S1=0,S0=1,使运算器进行直通运算,通过DBUS指示灯验证DR2中的内容是否为第2步设置的值。
令S2=0,S1=1,S0=0,使运算器进行加运算,通过DBUS指示灯验证DR1中的内容是否为第2步设置的值。
在表4中填入控制信号状态与DBUS显示状态。
表4DR1,DR2设置值检查
ALU-BUS
SW-BUS#
寄存器内容
S2S1S0
DBUS
DR1(01010101),DR2(1010101010)
DR1(01010101),DR2(10101010)
(2)验证运算器的算术运算和逻辑运算功能。
1)令DR1=01100011B,DR2=10110100B,正确选择S2,S1,S0,依次进行加、减、与、直通、乘实验,记下实验结果(数据和进位)并对结果进行分析。
2)令DR1=10110100B,DR2=01100011B,正确选择S2,S1,S0,依次进行加、减、与、直通、乘实验,记下实验结果(数据和进位)并对结果进行分析。
3)令DR1=01100011B,DR2=01100011B,正确选择S2,S1,S0,依次进行加、减、与、直通、乘实验,记下实验结果(数据和进位)并对结果进行分析。
4)令DR1=01001100,DR2=10110011,正确选择S2,S1,S0,依次进行加、减、与、直通、乘实验,记下实验结果(数据和进位)并对结果进行分析。
5)令DR1=11111111,DR2=11111111,正确选择S2,S1,S0,依次进行加、减、与、直通、乘实验,记下实验结果(数据和进位)并对结果进行分析。
(3)M1,M2控制信号的作用是什么?
改变M1,M2的高低电平,重复第
(2)步,观察出现什么问题?
五、实验要求
1、做好实验预习,掌握运算器的数据传送通路和ALU的功能特性,并熟悉本实验中所用的控制台开关的作用和使用方法。
2、写出实验报告,内容是:
①实验目的;
②画出表4并且填上实验值。
③列表比较实验任务
(2)的理论分析值与实验结果值;并对结果进行分析。
④实验任务(3),出现何种现象?
为什么
实验二双端口存储器原理实验
一、实验目的
1、了解双端口静态随机存储器IDT7132的工作特性及使用方法
2、了解半导体存储器怎样存储和读出数据。
3、了解双端口存储器怎样并行读写,产生冲突的情况如何。
二、实验电路
图7示出了双端口存储器的实验电路图。
这里使用了一片IDT7132(U36)(2048×8位),两个端口的地址输入A8—A10引脚接地,因此实际使用存储容量为256字节。
左端口的数据部分连接数据总线DBUS7-DBUS0,右端口的数据部分连接指令总线INS7-INS0。
一片GAL22V10(U37)作为左端口的地址寄存器(AR1),内部具有地址递增的功能。
两片4位的74HC298(U28,U27)作为右端口的地址寄存器(AR2H,AR2L),带有选择输入地址源的功能。
使用两组发光二极管指示灯显示地址和数据:
通过开关IR/DBUS切换显示数据总线DBUS和指令寄存器IR的数据,通过开关AR1/AR2切换显示左右两个端口的存储地址。
写入数据由实验台操作板上的二进制开关SW0-SW7设置,并经过SW-BUS三态门74HC244(U38)发送到数据总线DBUS上。
指令总线INS上的指令代码输出到指令寄存器IR(U20),这是一片74HC374。
存储器IDT7132有6个控制引脚:
CEL#,LRW,OEL#,CER#,RRW,OER#。
CEL#,LRS,OEL#控制左端口读、写操作,CER#,RRW,OER#控制右端口读、写操作。
CEL#为左端口选择引脚,低有效。
当CER#=1时,禁止左端口读、写操作;当CER#=0时,允许左端口读、写操作。
当LRW为高时,左端口进行读操作;当LRW为低时,左端口进行写操作。
当OER#为低时,将左端口读出的数据放到数据总线DBUS上;当OER#为高时,禁止左端口读出的数据放到数据总线DBUS上。
CER#,RRW,OER#控制右端口读、写操作的方式与CEL#,LRW,OER#控制左端口读、写操作的方式类似,不过右端口读出的数据放到指令总线上而不是数据总线上。
实验台上的OEL#由LRW经反相产生。
当CEL#=0且LRW=1时,左端口进行读操作,同时将读出的数据放到数据总线DBUS上。
当CER#=0且LRW=0时,在T3的上升沿开始进行写操作,将数据总线上的数据写入存储器。
实验台上已连接T3到时序发生器的T3输出。
实验台上的OER#已固定接地,RRW固定接高电平,CER#由CER反相产生,因此当CER=1且LDIR=1时,右端口读出的指令在T4的上升沿打入IR寄存器。
存储器的地址由地址寄存器AR1,AR2提供,而AR1和AR2的内容根据数码开关SW0-SW7设置产生,并经三态门SW-BUS发送到数据总线时被AR1或AR2接收,三态门的控制信号SW-BUS#是低电平有效。
数据总线DBUS有5个数据来源:
运算器ALU,寄存器堆RF,控制台开关SW0-SW7,双端口存储器IDT7132和中断地址寄存器IAR。
在任何时刻,都不允许两个或者两个以上的数据源同时向数据总线DBUS输送数据,只允许一个(或者没有)数据源向数据总线DBUS输送数据。
在本实验中,为了保证数据的正确设置和观察,请令RS-BUS#=1,ALU-BUS=0,IAR-BUS#=1。
AR1的控制信号是LDAR1和AR1-INC。
当LDAR1=1时,AR1从DBUS接收地址;当AR1-INC=1时,使AR1中的存储器地址增加1;在T4的上升沿,产生新的地址;LDAR1和AR1-INC=1两者不可同时为1。
AR2的控制信号是LDAR2和M3。
当M3=1时,AR2从数据总线DBUS接收数据;当M3#=0时,AR2以PC总线PC0-PC7作为数据来源。
当LDAR2=1时,在T2的下降沿,将新的PC值打入AR2。
三、实验设备
1、TEC-4计算机组成的原理实验系统1台
2、双踪示波器一台
3、直流万用表一只
4、逻辑测试笔一支
四、实验任务
(1)按图7所示,将有关控制信号和和二进制开关对应接好,仔细复查一遍,然后接通电源。
(2)将数码开关SW0-SW7(SW0是最低位)设置为00H,将此数据作为地址置入AR1;然后重新设置二进制开关控制,将数码开关SW0-SW7上的数据00H写入RAM第0号单元。
依此方法,在存储器10H单元写入数据10H,20H单元写入20H,30H单元写入30H,40H单元写入40H,共存入5个数据。
使用双端口存储器的左端口,依次读出存储器第00H,10H,20H,30H,40H单元中的内容,观察上述各单元中的内容是否与该单元的地址号相同。
请记录数据。
注意:
总线上的禁止两以个部件同时向总线输出数据,当存储器进行读出操作时,必须关闭SW-BUS三态门!
而当向AR1送入地址时,双端口存储器不能被选中。
(3)通过双端口存储器右端口(指令端口),依次把存储器第00H,10H,20H,30H,40H单元中的内容置入指令寄存器IR,观察结果是否与
(2)相同,并记录数据。
(4)双端口存储的并行读写和访问冲突测试
置CEL#=0且CER=1,使存储器左、右端口同时被选中,当AR1和AR2的地址不相同时,没有访问冲突;地址相同时,由于都是读出操作,也不冲突。
如果左、右端口地址相同且一个进行读操作,另一个进行写操作,则发生冲突。
要检测冲突。
可以用示波器测试BUSYL和BUSYR插孔(分别是两个端口的”忙”信号输出).BUSY为0时,不一定发生冲突;但发生冲突时,BUSY一定为0。
五、实验要求
1、做好实验预习,掌握IDT7132双端口存储器的功能特性和使用方法。
2、写出实验报告,内容是:
①实验目的;
②实验任务
(2)的数据记录表格;
③实验任务(3)的数据记录表格;
④实验任务(4)的测试结果;
⑤值得讨论的其他问题。
实验三数据通路组成实验
一、实验目的
1、将双端口通用寄存器堆和双端口存储器模块联机
2、进一步熟悉计算机的数据通路;
3、掌握数字逻辑电路中故障的一般规律,以及排除故障的一般原则和方法;
4、锻炼分析问题与解决问题的能力,在出现故障的情况下,独立分析故障现象,并排除故障。
二、实验电路
图8示出了数据通路实验电路图,它是将双端口存储器实验模块和一个双端口通用寄存器堆模块(RF)连接在一起形成的,双端口存储器的指令端口不参与本次实验。
通用寄存器堆连接运算器模块,本实验涉及其中的操作数寄存器DR2。
由于双端口存储器RAM是三态输出,因而可以将它直接连到数据总线DBUS上。
此外,DBUS上还连接着双端口通用寄存器堆。
这样,写入存储器的数据可以由通用寄存器提供,而从存储器RAM读出的数据也可送到寄存器堆保存。
双端口存储器RAM已在实验二做过介绍,DR2在实验一的实验中使用过。
通用寄存器堆RF(U32)由一个ISP1016实现,功能上与两个4位的MC14580并联构成的寄存器堆类似。
RF内含四个8位的通用寄存器R0,R1,R2,R3,带有一个写入端口和两个输出端口,从而可以同时写入一路数据,读出两路数据。
写入端口取名为WR端口,连接一个8位的暂存寄存器(U14)ER,这是一个74HC374.输出端口取名为RS端口(B端口)、RD端口(A端口),连接运算器模块的两个操作数寄存器DR1,DR2。
RS端口(B端口)的数据输出还可通过一个8位三态门RSO(U15)直接向DBUS输出。
双端口通用寄存器堆模块的控制信号中,RS1,RS0用于选择从RS端口(B端口)读出的通用寄存器,RD1,RD0用于选择从RD端口(A端口)读出的通用寄存器。
而WR1,WR0则用于选择从WR端口写入的通用寄存器。
WRD是写入控制信号,当WRD=1时,在T2上升沿的时刻,将暂存寄存器ER中的数据写入通用寄存器堆中由RD1,RD0选中的寄存器;当WRD=0时,ER中的数据不写入通用寄存器中。
LDER信号控制ER从DBUS写入数据,当LDER=1时,在T4的上升沿,DBUS上的数据写入ER。
RS-BUS#信号则控制RS端口到DBUS的输出三态门,是一个低电平有效信号。
以上控制信号各自连接一个二进制开关K0-K15。
三、实验设备
1、TEC-4计算机组成的原理实验仪一台
2、双踪示波器一台
3、直流万用表一只
4、逻辑测试笔一支
五、实验任务
(1)将实验电路与控制台的有关信号进行线路连接,方法同前面的实验。
(2)用8位数据开关向RF中的四个通用寄存器分别置入以下数据:
R0=0FH,R1=0F0H,R2=55H,R3=0AAH
给R0置入0FH的步骤是:
先用8位数据开关SW0-SW7将0FH置入ER,并且选择WR1=0、WR0=0、WRD=1,再将ER的数据置入RF。
给其他通用寄存器置入数据的步骤与此类似。
(3)分别将R0至R3中的数据同时读入到DR2寄存器中和DBUS上,观察其数据是否是存入R0至R3中的数据,并记录数据。
其中DBUS上的数据可直接用指示灯显示,DR2中的数据可通过运算器ALU,用直通方式将其送往DBUS。
(4)用8位数码开关SW0-SW7向AR1送入一个地址0FH,然后将R0中的0FH写入双端口RAM。
用同样的方法,依次将R1至R3中的数据写入RAM中的0F0H,55H,0AAH单元。
(5)分别将RAM中的0AAH单元的数据写入R0,55H单元的数据写入R1,0F0H单元写入R2,0FH单元写入R3。
然后将R3,R2,R1,R0中的数据读出到DBUS上,通过指示灯验证读出的数据是否正确,并记录数据。
(6)进行RF并行输入输出试验。
1)选择RS端口(B端口)对应R0,RD端口(A端口)对应R1,WR端口对应R2,并使WRD=1,观察并行输入输出的结果。
选择RS端口对应R2,验证刚才的写入是否生效。
记录数据。
2)保持RS端口(B端口)和WR端口同时对应R2,WRD=1,而ER中置入新的数据,观察并行输入输出的结果,RS端口输出的是旧的还是新的数据?
(7)在数据传送过程中,发现了什么故障?
如何克服的?
六、实验要求
1、做好实验预习和准备工作,掌握实验电路的数据通路特点和通用寄存器堆的功能特性。
2、写出实验报告,内容为:
①实验目的;
②记录故障现象,排除故障的分析思路,故障定位及故障的性质;
③写出详细的实验步骤,记录实验数据记录.
④值得讨论的其他问题
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电脑硬件 知识
![提示](https://static.bdocx.com/images/bang_tan.gif)