计算机组成原理第四五章答案.docx
- 文档编号:7816658
- 上传时间:2023-01-26
- 格式:DOCX
- 页数:32
- 大小:324.29KB
计算机组成原理第四五章答案.docx
《计算机组成原理第四五章答案.docx》由会员分享,可在线阅读,更多相关《计算机组成原理第四五章答案.docx(32页珍藏版)》请在冰豆网上搜索。
计算机组成原理第四五章答案
期末试卷(四、五、六章)
一、选择题(每小题1分)
1 单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采用(C )。
A 堆栈寻址方式 B 立即寻址方式
C 隐含寻址方式 D 间接寻址方式
2 RISC访内指令中,操作数的物理位置一般安排在( D)。
A 栈顶和次栈顶
B 两个主存单元
C 一个主存单元和一个通用寄存器
D 两个通用寄存器
3 寄存器间接寻址方式中,操作数在(B )。
A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈
4 机器指令与微指令之间的关系是(A )。
A 用若干条微指令实现一条机器指令
B 用若干条机器指令实现一条微指令
C 用一条微指令实现一条机器指令
D 用一条机器指令实现一条微指令
5 描述多媒体CPU基本概念中,不正确的是( D)。
A 多媒体CPU是带有MMX技术的处理器
B MMX是一种多媒体扩展结构
C MMX指令集是一种多指令流多数据流的并行处理指令
D 多媒体CPU是以超标量结构为基础的CISC机器
6 流水线中造成控制相关的原因是执行( A)指令而引起。
A 条件转移 B 访内 C 算逻 D 无条件转移
7 PCI总线是一个高带宽且与处理器无关的标准总线。
下面描述中不正确的是(B )。
A 采用同步定时协议 B 采用分布式仲裁策略
C 具有自动配置能力 D 适合于低成本的小系统
8同步控制是( C)。
A 只适用于CPU控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式
D 所有指令执行时间都相同的方式
9 描述PCI总线中基本概念不正确的句子是(CD )。
A PCI总线是一个与处理器无关的高速外围设备
B PCI总线的基本传输机制是猝发式传送
C PCI设备一定是主设备
D 系统中只允许有一条PCI总线
10 当前的CPU由( B)组成。
A 控制器
B 控制器、运算器、cache
C 运算器、主存
D 控制器、ALU、主存
11 流水CPU是由一系列叫做“段”的处理部件组成。
和具备m个并行部件的CPU相比,一个m段流水CPU的吞吐能力是( D)。
A 具备同等水平
B 不具备同等水平
C 小于前者
D 大于前者
12 单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数以外,另一个数常需采用( C)。
A 堆栈寻址方式 B 立即寻址方式
C 隐含寻址方式 D 间接寻址方式
13 为确定下一条微指令的地址,通常采用断定方式,其基本思想是(C )。
A 用程序计数器PC来产生后继微指令地址
B 用微程序计数器µPC来产生后继微指令地址
C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
D 通过指令中指定一个专门字段来控制产生后继微指令地址
14 微程序控制器中,机器指令与微指令的关系是( B)。
A 每一条机器指令由一条微指令来执行
B 每一条机器指令由一段用微指令编成的微程序来解释执行
C 一段机器指令组成的程序可由一条微指令来执行
D 一条微指令由若干条机器指令组成
15 用于对某个寄存器中操作数的寻址方式为( C)。
A 直接 B 间接 C 寄存器直接 D 寄存器间接
16程序控制类的指令功能是( BC)。
A 进行算术运算和逻辑运算
B 进行主存与CPU之间的数据传送
C 进行CPU和I/O设备之间的数据传送
D 改变程序执行的顺序
17 指令周期是指(C )。
A CPU从主存取出一条指令的时间
B CPU执行一条指令的时间
C CPU从主存取出一条指令加上执行一条指令的时间
D 时钟周期时间
18 描述当代流行总线结构中基本概念不正确的句子是( AC)。
A 当代流行的总线不是标准总线
B 当代总线结构中,CPU和它私有的cache一起作为一个模块与总线相连
C 系统中允许有一个这样的CPU模块
19 CPU中跟踪指令后继地址的寄存器是( B)。
A 地址寄存器 B 程序计数器 C 指令寄存器 D 通用寄存器
20 某寄存器中的数值为指令码,只有CPU的( A)才能识别它。
A 指令译码器 B 判断程序 C 微指令 D 时序信号
21 在集中式总线仲裁中,(A )方式响应时间最快,(C)方式对(D)最敏感。
A 独立请求方式 B 计数器定时查询方式
C 菊花链方式D电路故障
22 CPU中跟踪指令后继地址的寄存器是( C)。
A 地址寄存器 B 指令计数器
C 程序计数器 D 指令寄存器
23 从信息流的传输速度来看,( D)系统工作效率最低。
A 单总线 B 双总线
C 三总线 D 多总线
24从以下有关RISC的描述中,选择正确的答案(B)
A.采用RISC技术后,计算机的体系结构又恢复到早期的比较简单的情况。
B.为了实现兼容,新设计的RISC,是从原来CISC系统的指令系统中挑选一部分实现的。
C.RISC的主要目标是减少指令数。
D.RISC设有乘、除法指令和浮点运算指令。
25同步通信之所以比异步通信具有较高的传输频率,是因为同步通信(C)
A.不需要应答信号B.总线长度较短
C.用一个公共时钟信号进行同步D.各部件存取时间比较接近
26采用串行接口进行7位ASCII码传送,带有一位奇校验位、1位起始位和1位停止位,当波特率为9600波特时,字符传送速率为(A)
A.960B.873C.1371D.480
27系统总线中地址线的功能是(D)
A.选择主存单元地址B.选择进行信息传输的设备
C.选择外存地址D.指定主存和I/O设备接口电路的地址
28系统总线中控制线的功能是(A)
A.提供主存、I/O接口设备的控制信号和响应信号B.提供数据信息
C.提供时序信号D.提供主存、I/O接口设备的响应信号
29PCI是一个与处理器无关的(D),它采用(C)时序协议和(A)式仲裁策略,并具有(B)能力。
A.集中B.自动配置C.同步D.高速外围总线
30PCI总线的基本传输机制是猝发式传送。
利用(A)可以实现总线间的(B)传送,使所有的存取都按CPU的需要出现在总线上。
PCI允许(D)总线(C)工作。
A.桥B.猝发式C.并行D.多条
31InfiniBand是一个高性能的(A)标准,数据传输率达(B),
它可连接(C)台服务器,适合于高成本的(D)计算机的系统。
A.I/OB.30GB/sC.64000D.较大规模
二、填空题(每小题2分)
1 安腾指令格式采用5个字段:
除了操作码(OP)字段和推断字段外,还有3个7位的( )字段,它们用于指定( )2个源操作数和1个目标操作数的地址。
2CPU从主存取出一条指令并执行该指令的时间叫( 指令周期),它通常包含若干个(cpu周期 ),而后者又包含若干个(时钟周期 )。
3 某系统总线的一个存取周期最快为3个总线时钟周期,总线在一个总线周期中可以存取32位数据。
如总线的时钟频率为8.33MHz,则总线的带宽是( 11.1MB/s)。
4形成指令地址的方法称为指令寻址,通常是(顺序 )寻址,遇到转移指令时( 跳跃)寻址。
5CPU从( 主存)取出一条指令并执行这条指令的时间和称为(指令周期 )。
6 一个较完善的指令系统,应当有(数据处理 )、( 数据存储)、(数据传送 )、( 程序控制)四大类指令。
7 机器指令对四种类型的数据进行操作。
这四种数据类型包括(数值 )型数据、(字符 )型数据、(逻辑 )型数据、(地址 )型数据。
8 CPU中保存当前正在执行的指令的寄存器是(指令寄存器(IR) ),指示下一条指令地址的寄存器是(程序计数器(PC) ),保存算术逻辑运算结果的寄存器是(通用寄存器(R0-R3) )和(数据缓冲寄存器(DR) )。
9 RISC指令系统的最大特点是:
只有(取数 )指令和(存数 )指令访问存储器,其余指令的操作均在寄存器之间进行。
10微型机的标准总线,从带宽132MB/S的32位(VESA )总线发展到64位的(PCI )总线。
11 CPU从内存取出一条指令并执行该指令的时间称为( 指令周期),它常用若干个( CPU周期)来表示。
12 衡量总线性能的重要指标是( 总线带宽),它定义为总线本身所能达到的最高传输速率,单位是(MB/s )。
13请在下面横线上填入适当答案。
在CPU中:
(1)保存当前正在执行的指令的寄存器是__指令寄存器(IR)____;
(2)保存当前正在执行的指令地址的寄存器__数据地址寄存器(AR)____;
(3)算术逻辑运算结果通常放在_数据缓冲寄存器(DR)_____和__通用寄存器(R0-R3)____。
三、简答题(每小题8分)
1.CPU中有哪几类主要寄存器,用一句话回答其功能。
数据缓冲寄存器(DR):
用来暂时存放ALU的运算结果。
指令寄存器(IR):
保存当前正在执行的一条指令。
数据地址寄存器(AR):
保存当前cpu所访问的数据cache存储器中单元地址。
程序计数器(PC):
确定下一条指令的地址:
通用寄存器(R0-R3):
当算术逻辑单元执行算术和逻辑运算时ALU提供一个工作区。
状态字寄存器(psw):
保存有算术指令和逻辑指令运算和测试结果建立的各种条件代码。
2.列表比较CISC处理机和RISC处理机的特点。
比较内容
CISC
RISC
指令系统
复杂、庞大
简单、精简
指令数目
一般少于200
一般少于100
指令格式
一般大于4
一般少于4
寻址方式
一般大于4
一般少于4
指令字长
不固定
等长
可访存指令
不加限制
只有存数和取数
各种指令访问频率
相差很大
相差不大
各种指令执行时间
相差很大
绝大多是在一个周期内完成
优化编译实现
很难
较容易
程序源代码长度
较短
较长
控制其实现方式
绝大多数有微程序控制
绝大多数有硬布线控制
软件系统开发时间
较短
较长
3.PCI总线中三种桥的名称是什么?
简述其功能。
HOST/PCI桥、PCI/PCI桥、PCI/LAGACY桥
HOST/PCI桥:
连接两条总线、失踪仙剑相互通信。
PCI/PCI桥:
把一条总线的地址空间映射到另一条地址总线的空间上。
PCI/LAGACY桥:
可以实现总线间猝发式传送。
4. 指令和数据都用二进制代码存放在内存中,从时空观角度回答CPU如何区分读出的代码是指令还是数据。
指令周期的不同阶段。
5. 简述水平型微指令和垂直型微指令的特点。
水平微指令:
并行操作的能力器,执行一条指令的时间短、效率高、灵活性强,用户难以掌握。
垂直微指令:
并行操作差、效率不高、灵活性不强。
执行时间长、与指令比较相似容易掌握。
6.一台机器的指令系统有哪几类典型指令?
列出其名称。
数据处理,数据存储,数据传送,程序控制。
7.画图说明当代总线的内部结构与外部功能部件的联系,做简要说明。
课本188页。
8.多媒体CPU的技术特征是什么?
图像与声音的压缩技术,适应多媒体技术的软件技术,计算机系统结构方面的技术
9.机器指令对数据进行操作,操作数分哪几种类型?
地址数据,数值数据,字符数据,逻辑数据。
10. 简述CPU的四种基本功能
指令控制,操作控制,时间控制,数据加工。
11. 总线的集中式仲裁有哪几种方式?
各有什么优缺点?
菊花链式,计数器定时,独立请求。
菊花链式:
控制结构比较简单,只需要三条控制线就可以完成总线的裁决,总线上可以容易的扩充新设备;但这种方式的优先级是固定的,离总线控制器远的设备会很难获得总线的优先权,而且总线上一个设备故障就会引起其他设备正常工作。
计数器定时:
比较灵活的优先级设置,但是它需要额外的计数线路,计数限数量决定于总线上可连接的设备数量。
独立请求:
更加灵活的优先级设置功能,而且裁决速度快,但他需要更多的控制线,控制线的数量控制了设备的数量。
12. 画图说明总线的分布式仲裁原理
课本195页。
13.ASCII码是7位,如果设计主存单元字长为32位,指令字长为12位,是否合理?
为什么?
不合理,指令最好事半字长或单字长,设16位比较合适。
14.某机字长为32位,主存容量为1M,单字长指令,有50种操作码,采用寄存器寻址、寄存器间接寻址、立即、直接等寻址方式。
CPU中有PC,IR,AR,DR和16个通用寄存器。
问:
(1)指令格式如何安排?
(2)能否增加其他寻址方式?
(1)50种操作码占6位,4种寻址方式占2位
Op(6)
X
(2)
D(24)
X=00,寄存器寻址,D字段实际使用4比特选择16个通用寄存器。
X=01,寄存器间接寻址,D字段D字段实际使用4比特选择16个通用寄存器,E=(RX)。
X=10,立即寻址,D字段给出24位立即数。
X=11直接寻址,D字段给出24位内存地址,E=D
(2)寻址模式字段变成3位,可以支持更多的寻址方式,可以增加相对寻址方式,EA=PC+D,也可以使用内存间接寻址E=(D)。
15.设某机字长为32位,CPU中有16个32位通用寄存器,设计一种能容纳64种操作的指令系统。
如果采用通用寄存器作基址寄存器,则RS型指令的最大存储空间是多少?
16个通用寄存器占4位,64种占6位,就剩下22位用于存储器地址
Op(6)
R(4)
D(22)
R为基址寄存器寻址,E=(R)+D
当基址最大,D也最大时候,寻址能力最强,而寄存器为32位,最大存储空间为:
4GB+4MB。
16.比较单总线、多总线结构的性能特点。
17.说明总线结构对计算机系统性能的影响。
18.用异步通信方式传送字符“A”和“8”,数据有7位,偶校验1位,起始位1位,停止位1位,请分别画出波形图。
19.说明存储器总线周期与I/O总线周期的异同点。
20.PCI总线中三种桥的名称是什么?
他们的功能是什么?
于第三题一样
21.何谓分布式仲裁?
画出逻辑结构示意图进行说明。
课本195页
22.总线的一次信息传送过程大致分为哪几个阶段?
若采用同步定时协议,请画出读数据的同步时序图。
(1)请求总线
(2)总线仲裁(3)寻址(4)信息传送(5)状态返回
题图见196页。
四、计算题(10分)
1.某总线在一个总线周期中并行传送32位数据,假设一个总线周期等于一个总线始终周期,总线时钟频率为33MHz,总线带宽是多少?
如果一个总线周期中并行传送8个字节的数据,总线时钟频率升至66MHz,总线带宽是多少?
解:
Dr=D/T=D*f=132MB/s
Dr=D/T=D*f=528MB/s
2.假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位,请估算控制存储器的容量。
3*80+1=241,241*4=964(字节)
3.今有4级流水线,分别完成取指、指令译码并取数、运算、送结果四步操作。
今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。
请问:
(1)流水线的操作周期应设计为多少?
应用最大时间:
100ns
(2)若相邻两条指令发生数据相关,硬件上不采取措施,那么第2条指令要推迟多少时间进行?
遇到数据相关时就停顿第二条指令的执行,直到前面指令结果已经产生,因此至少延迟2个时钟周期。
(3)如果在硬件设计上加以改进,至少需推迟多少时间?
如采用专用通路技术,就可以是流水线不发生停顿。
4.指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB)五个过程段,共有20条指令连续输入此流水线。
(1)画出流水处理的时空图,假设时钟周期为100ns。
(2)求流水线的实际吞吐率(单位时间里执行完毕的指令数)。
H=n/((k+n-1)*100)=8.33*10^6条/秒
(3)求流水线的加速比。
S=TS/TP=4.17
5.某总线在一个总线周期中并行传送8个字节的信息,假设一个总线周期等于一个总线时钟周期,总线时钟频率为70MHz,总线带宽是多少?
Dr=D*f=560MB/s
五、分析题(12分)
1.某机的指令格式如下所示
X为寻址特征位:
X=00:
直接寻址;X=01:
用变址寄存器RX1寻址;X=10:
用变址寄存器RX2寻址;X=11:
相对寻址
设(PC)=1234H,(RX1)=0037H,(RX2)=1122H(H代表十六进制数),请确定下列指令中的有效地址:
①4420H ②2244H ③1322H ④3521H
①X=00,D=20H,有效地址:
EA=20H,
②X=01,D=44H,有效地址:
EA=44H+1122H=1166H
③X=10,D=22H,有效地址:
EA=22H+1234H=1256H
④X=11,D=21H,有效地址:
EA=21H+0037H=0058H
2.一种二进制RS型32位的指令结构如下:
其中OP为操作码字段,X为寻址模式字段,D为偏移量字段,其寻址模式定义为有效地址E算法及说明列表如下:
请写出6种寻址方式的名称。
1.直接寻址2.相对寻址3.变址寻址4.基址寻址5.间接寻址6.寄存器间接寻址
3.已知计算机指令字长为32位,其指令格式如下:
其中OP为操作码,R为通用寄存器(32位长),X为寻址方式,说明下列情况下能访问的最大主存空间为多少个机器字:
① X=000,D为直接操作数;
② X=001,D为直接主存地址;
③ X=010,由通用寄存器R0提供主存地址;
④ X=011,D为位移量,由通用寄存器R1提供基址地址;
⑤ X=100,D为位移量,由通用寄存器R2提供变址地址(8位);
⑥ X=101,D为位移量,有程序计数器PC提供主存地址;
⑦ X=110,由通用寄存器R3提供存储器堆栈栈顶地址。
4.指令流水线有取指(IF)、译码(ID)、执行(EX)、写回寄存器堆(WB)四个过程段,共有12条指令连续输入此流水线。
要求:
① 画出流水处理的时空图,假设时钟周期100ns。
② 求流水线的实际吞吐率(单位时间里执行完毕的指令数)。
③ 求流水CPU的加速比
答案见182页。
5.已知浮点加法流水线由阶码比较、对阶、尾数相加、规格化四个流水段组成,每段所需的时间(包括缓冲寄存器时间)分别为30ns、25ns、55ns、50ns。
请画出该流水线的时空图,并计算加速比。
答案见182页
6.判断以下三组指令中各存在哪种类型的数据相关?
⑴I1LDAR1,A ;M(A)→R1,M(A)是存储器单元
I2ADDR2,R1 ;(R2)+(R1)→R2
写后读RAW
⑵I3ADDR3,R4 ;(R3)+(R4)→R3
I4MULR4,R5 ;(R4)×(R5)→R4
读后写RAW
⑶I5LDAR6,B ;M(B)→R6,M(B)是存储器单元
I6MULR6,R7 ;(R6)×(R7)→R6
写后写WAW
7.某机指令格式结构如下所示,试分析指令格式及寻址方式特点。
解:
双字长=地址指令,
Op操作码指定2^6=64种操作
8.先画出组成框图,然后说明机器指令与微指令的关系
关系:
一条机器指令的功能有若干条微指令组成的微指令序列来实现,这个微指令序列称为微程序,一个机器指令可分割许多基本操作序列,这些操作可归结为信息传递。
9.指令格式结构如下图所示,试分析指令格式及寻址方式特点。
(1)双操作数指令,
(2)操作码字段为6位,指定64种操作,、
(3)2^4种寻址方式
10.下表列出基本寻址方式名称,请在算法一列中写出操作数的物理位置或有效地址EA的表达式。
由上到下依次:
操作数在专用寄存器、A是操作数,操作数=A,EA=A,EA=(A),EA=R,EA=(R),EA=(R)+A,EA=栈顶、A是操作数。
11.下表列出寻址方式指定的操作数物理位置(EA),请在寻址方式名称下面填上适当的术语。
隐含寻址,立即寻址,直接寻址,间接寻址,寄存器寻址,寄存器间接寻址,偏移寻址,堆栈寻址。
12.指令格式结构如下所示,试分析指令格式及寻址方式特点。
15107430
OP
——
目标寄存器
源寄存器
(1)单字长地址指令,
(2)操作码字段op可以指定64中操作,
(3)目标寄存器和源寄存器都是通用寄存器,所以是RR型指令,两个操作数均在寄存器中。
13.指令格式结构如下所示,试分析指令格式及寻址方式特点。
15107430
OP
源寄存器
变址寄存器
偏移量(16位)
(1)双字长地址指令,用于访问存储器,
(2)操作码字段为6位,指定64种操作,
(3)一个操作数在源寄存器中另一个在存储器中。
是RS型指令。
14.指令格式结构如下所示,试分析指令格式寻址方式特点。
1512119865320
OP
寻址方式
寄存器
寻址方式
寄存器
源地址
目标地址
(1)双操作数指令
(2)8种寻址方式
(3)16种操作。
15.一种单地址指令格式如下所示,其中I为间接特征,X为寻址模式,D为形式地址。
I,X,D组成该指令的操作数有效地址E。
设R为变址寄存器,R1为基址寄存器,PC为程序计数器,请在下表中第一列位置填入适当的寻址方式。
OP
I
X
D
寻址方式名称
I
X
有效地址E
(1)
0
00
E=D
(2)
0
01
E=(PC)+D
(3)
0
10
E=(R)+D
(4)
0
11
E=(R1)+D
(5)
1
00
E=(D)
(6)
1
1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 第四 答案
![提示](https://static.bdocx.com/images/bang_tan.gif)