计算机学科专业基础综合组成原理中央处理器CPU二.docx
- 文档编号:7795998
- 上传时间:2023-01-26
- 格式:DOCX
- 页数:29
- 大小:31.47KB
计算机学科专业基础综合组成原理中央处理器CPU二.docx
《计算机学科专业基础综合组成原理中央处理器CPU二.docx》由会员分享,可在线阅读,更多相关《计算机学科专业基础综合组成原理中央处理器CPU二.docx(29页珍藏版)》请在冰豆网上搜索。
计算机学科专业基础综合组成原理中央处理器CPU二
计算机学科专业基础综合组成原理-中央处理器(CPU)
(二)
(总分:
100.00,做题时间:
90分钟)
一、{{B}}单项选择题{{/B}}(总题数:
47,分数:
47.00)
1.CPU中运算器的全部功能是______。
∙A.产生时序信号
∙B.完成算术逻辑运算
∙C.取指令、分析指令并执行指令
∙D.指令控制、操作控制、时间控制和中断处理
(分数:
1.00)
A.
B. √
C.
D.
解析:
[解析]运算器负责对数据进行加工和处理,即完成算术逻辑运算。
2.流水线计算机中,下列语句发生的数据相关类型是______。
ADDR1,R2,R3;(R2)+(R3)→R1
ADDR4,R1,R5;(R1)+(R5)→R4
∙A.写后写
∙B.读后写
∙C.写后读
∙D.读后读
(分数:
1.00)
A.
B.
C. √
D.
解析:
[解析]数据相关类型包括RAW(写后读)、WAW(写后写)、WAR(读后写)。
设有i和j两条指令,i指令在前,j指令在后,则3种相关的含义如下。
·RAW(写后读):
指令j试图在指令i写入寄存器前就读出该寄存器的内容,这样指令j就会错误地读出该寄存器旧的内容。
·WAR(读后写):
指令j试图在指令i读出该寄存器前就写入该寄存器,这样指令i就会错误地读出该寄存器的新内容。
·WAW(写后写):
指令j试图在指令i写入寄存器前就写入该寄存器,这样两次写的先后次序被颠倒,就会错误地使由指令i写入的值成为该寄存器的内容。
在这两条指令中,都对R1进行操作,其中前面对R1写操作,后面对R1读操作,因此发生写后读相关。
3.在CPU的状态字寄存器中,若符号标志位SF为“1”,表示运算结果是______。
∙A.正数
∙B.负数
∙C.非正数
∙D.不能确定
(分数:
1.00)
A.
B.
C.
D. √
解析:
[解析]状态字寄存器用来存放PSW,PSW包括两个部分:
一是状态标志,如进位标志(C)、结果为零标志(Z)等,大多数指令的执行将会影响到这些标志位;二是控制标志,如中断标志、陷阱标志等。
SF符号标志位,当运算结果最高有效位是1,SF==1;否则,SF==0。
当此数是有符号数时,该数是个负数;当此数为无符号数时,SF的值没有参考价值。
4.已知一台时钟频率为2GHz的计算机的CPI为1.2。
某程序P在该计算机上的指令条数为4×109。
若在该计算机上,程序P从开始启动到执行结束所经历的时间是4s,则运行P所用CPU时间占整个CPU时间的百分比大约是______。
∙A.40%
∙B.60%
∙C.80%
∙D.100%
(分数:
1.00)
A.
B. √
C.
D.
解析:
[解析]程序的执行时间1.2×4×109/2GHz=2.4s,所占百分比为(2.4/4)×100%=60%。
5.所谓n位的CPU,这里的n是指______。
∙A.地址总线线数
∙B.数据总线线数
∙C.控制总线线数
∙D.I/O线数
(分数:
1.00)
A.
B. √
C.
D.
解析:
[解析]数据总线的位数与处理器的位数相同,也就表示CPU一次所能处理数据的位数,即CPU的位数。
6.在具有中断系统的CPU中有中断标志寄存器,它用来______。
∙A.向CPU发出中断请求
∙B.提示CPU是否进入中断周期
∙C.开放或关闭中断系统
∙D.以上都不对
(分数:
1.00)
A. √
B.
C.
D.
解析:
[解析]中断标志寄存器用来标志是否有中断申请,故选A。
7.CPU中的控制器的全部功能是______。
∙A.产生时序信号
∙B.从主存中取出指令并完成指令操作码译码
∙C.从主存中取出指令、分析指令并产生有关的操作控制信号
∙D.以上都不对
(分数:
1.00)
A.
B.
C. √
D.
解析:
[解析]控制器的全部功能包括取出指令、分析指令和执行指令,答题时应考虑全面。
8.下列关于计算机系统中的概念中,正确的是______。
∙A.CPU中包括地址译码器
∙B.CPU中程序计数器中存放的是操作数地址
∙C.CPU中决定指令执行顺序的是程序计数器
∙D.在CPU中状态寄存器对用户是完全透明的
(分数:
1.00)
A.
B.
C. √
D.
解析:
[解析]地址译码器是主存等存储器的组成部分,其作用是根据输入的地址码唯一选定一个存储单元,它不是CPU的组成部分,地址译码器位于存储器,故A错误。
程序计数器中存放的是欲执行指令的地址,故B错误。
程序计数器决定程序的执行顺序,故C正确。
程序状态字寄存器对用户不透明,故D错误。
9.三级时序系统提供的三级时序信号是______。
∙A.指令周期、机器周期、节拍
∙B.指令周期、机器周期、时钟周期
∙C.机器周期、节拍、工作脉冲
∙D.指令周期、微指令周期、时钟周期
(分数:
1.00)
A.
B.
C. √
D.
解析:
[解析]三级时序系统提供的三级时序信号包括机器周期、节拍和工作脉冲。
(1)机器周期
①在一个控制阶段内均持续起作用的信号。
②通常用周期状态寄存器来标志和指明某周期控制。
③指令周期可分为取指周期、分析周期和执行周期。
(2)节拍
①把一个机器周期分成若干个相等的时间段,每个时间段对应一个电位信号,称节拍电位。
②一般都以能保证ALU进行一次运算操作作为一拍电位的时间宽度。
(3)工作脉冲
①及时改变标志状态。
②工作脉冲的宽度一般为节拍电位宽度的1/N,只要能保证所有触发器都能可靠地、稳定地翻转即可。
一台计算机机内的控制信号一般均由若干个机器周期状态、若干个节拍电位及若干个时标脉冲这样的三级控制时序信号定时完成。
10.CPU响应中断的条件是______。
∙A.屏蔽标志为1
∙B.屏蔽标志为0
∙C.开中断标志为1
∙D.开中断标志为0
(分数:
1.00)
A.
B.
C. √
D.
解析:
[解析]在中断系统中有一个允许中断触发器(开中断标志),它可被开中断指令置“1”,也可被关中断指令置“0”。
当允许中断触发器为“1”时,意味着CPU允许响应中断源的请求;当其为“0”时,意味着CPU禁止响应中断。
每个中断请求触发器有一个屏蔽触发器(屏蔽标志),屏蔽触发器为“1”时,CPU接收不到该中断源的中断请求,即它被屏蔽,但CPU仍可以响应其他中断请求。
这里要注意二者的区别。
所以A、B都是错误的。
11.一般情况下,采用下列哪种编码方式时,微指令的控制字段位数最多______。
∙A.直接编码方式
∙B.字段直接编码方式
∙C.字段间接编码方式
∙D.以上都不对
(分数:
1.00)
A. √
B.
C.
D.
解析:
[解析]采用直接编码方式时,每个微操作命令都对应控制字段中的1位控制位,此时控制字段位数最多。
12.设指令由取指、分析、执行3个子部件完成,并且每个子部件的时间均为t,若采用常规标量单流水线处理器,连续执行8条指令,则该流水线的加速比为______。
∙A.3
∙B.2
∙C.3.4
∙D.2.4
(分数:
1.00)
A.
B.
C.
D. √
解析:
[解析]当采用流水线时,第一条指令完成的时间是3t,以后每t都有一条指令完成,故总共需要的时间为3t+(8-1)t=10t;当不采用流水线时,完成12条指令总共需要的时间为8×3t=24t,所以加速比=24t/10t=2.4。
13.超长指令字技术是通过______来提高指令的并行性的。
∙A.缩短原来流水线的处理器周期
∙B.在每个时钟周期内并发多条指令
∙C.把多条能并行执行的指令组合成一条具有多个操作码字段的指令
∙D.把指令分配到多核CPU的不同内核上执行
(分数:
1.00)
A.
B.
C. √
D.
解析:
[解析]超长指令字技术有点类似于超级标量,是一条指令来实现多个操作的并行执行,之所以放到一条指令是为了减少内存访问。
通常一条指令多达上百位,有若干操作数,每条指令可以做不同的几种运算。
知识点回顾:
将一条指令分成若干个周期处理以达到多条指令重叠处理,从而提高CPU部件利用率的技术叫做标量流水技术。
超级标量是指CPU内一般能有多条流水线,这些流水线能够并行处理。
14.下面有关CPU的寄存器的描述中,正确的是______。
∙A.CPU中的所有寄存器都可以被用户程序使用
∙B.一个寄存器不可能既作数据寄存器,又作地址寄存器
∙C.程序计数器用来存放指令
∙D.以上都不对
(分数:
1.00)
A.
B.
C.
D. √
解析:
[解析]IR、MAR、MDR是CPU的内部工作寄存器,在程序执行的过程中是自动赋值的,程序员无法对其操作,或者称为用户不可见,故A错误。
通用寄存器既可以用作数据寄存器,又可以用作地址寄存器,故B错误。
程序计数器用来存放下一条指令在主存中的地址,故C错误。
所以选D。
15.硬连接控制器是一种______型控制器。
∙A.组合逻辑
∙B.时序逻辑
∙C.存储逻辑
∙D.同步逻辑
(分数:
1.00)
A. √
B.
C.
D.
解析:
[解析]根据产生微操作控制信号的方式不同,控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型3种,它们的根本区别在于CU的实现方式不同,而控制器中的其他部分基本上是大同小异的。
·组合逻辑型:
采用组合逻辑技术来实现,也称为硬连接控制器,其控制单元是由门电路组成的复杂树形网络。
这种方法是分立元件时代的产物,即以使用最少器件数和取得最高操作速度为设计目标。
速度快是其最大优点。
其缺点是控制单元的结构不完整,使得设计、调试、维修都较困难,难以实现设计自动化。
·存储逻辑型:
这种控制器称为微程序控制器,采用存储逻辑来实现,也就是把微操作信号代码化,使每条机器指令转化称为一段微程序并存入一个专门的存储器(控制存储器)中,微操作控制信号由微指令产生。
其优点是设计规整,调试、维修、更改以及扩充指令方便。
其缺点是增加了一级控制存储器,指令的执行速度比组合逻辑控制慢。
·组合逻辑和存储逻辑结合型:
是组合逻辑技术和存储逻辑技术结合的产物,克服了两者的缺点,是一种较有前途的方法。
16.下面有关指令周期的叙述中,错误的是______。
∙A.指令周期的第一个机器周期一定是取指周期
∙B.所有指令的执行周期一样长
∙C.在有间接寻址方式的指令周期中,至少访问两次内存
∙D.在一条指令执行结束、取下条指令之前查询是否有中断发生
(分数:
1.00)
A.
B. √
C.
D.
解析:
[解析]指令周期是执行一条指令所需要的时间,一般由若干个机器周期组成,是从取指令、分析指令到执行完所需的全部时间,故指令周期的第一个机器周期一定是取指周期,A正确。
每条指令完成的操作不同,有的指令只要把一个寄存器的内容送到另一个寄存器,有的要进行简单的加/减法运算,还有的是复杂的乘/除法运算,这些操作所花的时间相差很大,所以不是所有指令的执行子周期都一样长,故B错误。
间接寻址方式的指令地址码给出的是操作数地址的地址,因此在取得操作数过程需要访问两次内存,第一次根据地址码到内存取操作数地址,第二次根据操作数地址到内存取操作数,故C正确。
现代计算机系统都具有中断功能,在具有中断功能的系统中,除了指令本身要求的操作以外,每条指令执行结束、取下条指令之前,还要检测有没有中断请求,所以D正确。
17.计算机的执行速度与______有关。
∙A.主频
∙B.主频、平均机器周期
∙C.主频、平均机器周期和平均指令周期
∙D.以上都不对
(分数:
1.00)
A.
B.
C. √
D.
解析:
[解析]计算机的执行速度指平均指令执行速度,而平均指令执行速度为[*]机器周期可以由主频计算出来,本题可将主频改为机器周期。
从本题也可得出,不能说计算机的主频越大,速度也一定越快,因为还跟其他因素相关。
18.微程序存放在______中。
∙A.控制存储器
∙B.RAM
∙C.指令寄存器
∙D.内存储器
(分数:
1.00)
A. √
B.
C.
D.
解析:
[解析]微程序存放在控制存储器中。
19.微程序控制存储器属于______的一部分。
∙A.主存
∙B.外存
∙C.CPU
∙D.以上都不是
(分数:
1.00)
A.
B.
C. √
D.
解析:
[解析]微程序控制存储器用来存放微程序,是微程序控制器的核心部件,属于CPU的一部分,而不属于主存。
20.在微程序控制的计算机中,若要修改指令系统,只要______。
∙A.改变时序控制方式
∙B.改变微指令格式
∙C.增加微命令个数
∙D.改变控制存储器的内容
(分数:
1.00)
A.
B.
C.
D. √
解析:
[解析]在微程序控制的计算机中,指令系统的每一条指令都被编写成一个微程序,而微程序就是存储在控制存储器。
所以要修改指令的内容,就需要改变控制存储器中微程序的内容。
21.在采用增量方式的微指令中,下一条微指令的地址______。
∙A.在微指令计数器(μPC)中
∙B.在程序计数器(PC)中
∙C.根据条件码产生
∙D.在当前的微指令中
(分数:
1.00)
A. √
B.
C.
D.
解析:
[解析]增量方式又称为计数器方式,也就是用微程序计数器(μPC)来产生下一条微指令的地址。
22.在采用断定方式的微指令中,下一条微指令的地址______。
∙A.在微指令计数器(μPC)中
∙B.在程序计数器(PC)中
∙C.根据当前的微指令的后继地址和转移控制字段条件码产生
∙D.在当前的微指令中
(分数:
1.00)
A.
B.
C. √
D.
解析:
[解析]在断定方式的微指令中,微指令格式中设置一个后继地址字段,用于指明下一条要执行的微指令的地址。
同时通过转移控制字段进行条件测试,并根据测试结果对后继地址修改,形成转移微地址。
23.微地址是指微指令______。
∙A.在主存的存储位置
∙B.在堆栈的存储位置
∙C.在磁盘的存储位置
∙D.在控制存储器的存储位置
(分数:
1.00)
A.
B.
C.
D. √
解析:
[解析]一条机器指令的功能通常用许多条微指令组成的序列来实现,这个微指令序列称为微程序,微程序存放在控制存储器中,微指令在控制存储器中的存储位置称为微指令。
24.下面有关程序计数器(PC)的叙述中,错误的是______。
∙A.每条指令执行后,PC的值都会被改变
∙B.PC的值由CPU在执行指令过程中进行修改
∙C.条件转移指令时,PC的值总是修改为转移目标指令的地址
∙D.PC的位数一般和存储器地址寄存器(MAR)的位数一样
(分数:
1.00)
A.
B.
C. √
D.
解析:
[解析]当执行指令(包括转移指令)时,CPU将自动修改。
PC的内容,即每执行一条指令PC增加一个量,这个量等于指令所含的字节数,以便使其保持的总是将要执行的下一条指令的地址,故A正确。
在程序开始执行前,必须将它的起始地址,即程序的第一条指令所在的内存单元地址送入PC。
当执行指令时,CPU将自动修改PC内容,使其保存的总是将要执行的下一条指令的地址,故B正确。
当执行到转移指令时,对于无条件转移或调用、返回等指令,则PC的值直接修改为目标指令地址;对于条件转移(分支)指令,则必须根据前面指令或当前指令执行的结果标志,确定是把转移目标地址还是把下一条指令地址送到PC。
所以转移指令时,PC的值并不总是直接修改为转移目标指令的地址,故C错误。
程序计数器的位数取决于CPU能够访问的程序存储空间的大小,一般情况下为主存储器,所以程序计数器的位数与主存储器地址的位数相等,而主存储器地址取决于主存储器的容量。
也就是说,程序计数器(PC)的位数跟存储器地址寄存器(MAR)的位数相等,所以D正确。
25.累加器中______。
∙A.没有加法器功能,也没有寄存器功能
∙B.没有加法器功能,有寄存器功能
∙C.有加法器功能,没有寄存器功能
∙D.有加法器功能,也有寄存器功能。
(分数:
1.00)
A.
B. √
C.
D.
解析:
[解析]在中央处理器CPU中,累加器是一种暂存器,用来存储计算所产生的中间结果。
如果没有累加器这样的寄存器,那么在每次计算(加法,乘法,移位等)后就必须要把结果写回到内存中,然后也需再读回来。
而从内存读的速度远不如ALU从累加器读取数据的速度,故本题选B。
26.机器主频的倒数(一个节拍)等于______。
∙A.CPU时钟周期
∙B.主板时钟周期
∙C.指令周期
∙D.存储周期
(分数:
1.00)
A. √
B.
C.
D.
解析:
[解析]CPU时钟周期,通常为节拍脉冲,既主频的倒数,它是处理操作的最基本的单位,故本题选A。
27.下列寄存器中,对汇编语言程序员不透明的是______。
∙A.存储器地址寄存器(MAR)
∙B.程序计数器(PC)
∙C.存储器数据寄存器(MDR)
∙D.指令寄存器(IR)
(分数:
1.00)
A.
B. √
C.
D.
解析:
[解析]用户可见寄存器,指用户程序中的指令可直接访问或间接修改其值的寄存器,包括通用寄存器、地址寄存器和程序计数器(PC)。
用户部分可见寄存器,指用户程序中的指令只能读取部分信息的寄存器,如程序状态字寄存器(PSWR)或标志寄存器(FLAG),其内容由CPU根据指令执行结果自动设定,用户程序执行过程中可能会隐含读出其部分内容,以确定程序的执行顺序,但不能修改这些寄存器的内容。
用户不可见寄存器,指用户程序不能进行任何访问的寄存器。
这些寄存器大多用于记录控制信息和状态信息,只能由CPU硬件或操作系统内核程序访问,例如,指令寄存器IR用来存放正在执行的指令,只能被硬件访问;存储器地址寄存器(MAR)和存储器数据寄存器(MDR)分别用来存放将要访问的存储单元的地址和数据,也由硬件直接访问;中断请求寄存器、进程控制块指针、页表基址寄存器等只能由内核程序访问,因此也都是用户不可见寄存器。
28.下列有关控制器各部件功能的描述中,错误的是______。
∙A.控制单元是其核心部件,用于对指令操作码译码并生成控制信息
∙B.PC称为程序计数器,用于存放下一条指令所在单元的地址
∙C.通过将PC按当前指令长度增量,可实现指令的按序执行
∙D.IR称为指令寄存器,用来存放当前指令的操作码
(分数:
1.00)
A.
B.
C.
D. √
解析:
[解析]前三个选项都正确,D错误,指令寄存器(IR)用来保存当前正在执行的一条指令,而不只是操作码。
29.通常情况下,下列部件中不包含在中央处理器中的是______。
∙A.ALU
∙B.DRAM
∙C.寄存器
∙D.控制器
(分数:
1.00)
A.
B. √
C.
D.
解析:
[解析]CPU包括运算逻辑部件(ALU)、寄存器部件和控制部件等,故本题选B。
30.下列有关数据通路的叙述中,错误的是______。
∙A.数据通路由若干操作元件和状态元件连接而成
∙B.数据通路的功能由控制部件送出的控制信号决定
∙C.ALU属于操作元件,用于执行各类算术和逻辑运算
∙D.通用寄存器属于状态元件,但不包含在数据通路中
(分数:
1.00)
A.
B.
C.
D. √
解析:
[解析]数据通路包括组合逻辑单元和存储信息的状态单元。
组合逻辑单元用于对数据进行处理,如加法器、ALU、扩展器(0扩展或符号扩展)、多路选择器,以及总线接口逻辑等;状态单元用于对指令执行的中间状态或最终结果进行保存,如触发器、寄存器等,故本题D错误。
31.CPU中保存当前正在执行指令的寄存器是______。
∙A.PC
∙B.IR
∙C.AR
∙D.DR
(分数:
1.00)
A.
B. √
C.
D.
解析:
[解析]PC(ProgramCounter,程序计数器):
用于指出下一条指令在主存中的存放地址。
IR(InstructionRegister,指令寄存器):
用于保存当前正在执行的那条指令的代码。
MAR(MemoryAddressRegister,地址寄存器):
用来保存当前CPU访问的内存单元的地址。
MDR(MemoryDataRegiste,数据寄存器):
用来暂存由内存储器中读出或写入内存的指令或数据。
这4个寄存器的作用属于最基础的知识,记清楚英文全称,功能自然就记住了。
32.在变长指令字格式的处理器中,下一条指令地址的计算方法为______。
∙A.PC+1
∙B.PC+当前指令的字节数
∙C.PC+下一条指令的字节数
∙D.不确定
(分数:
1.00)
A.
B. √
C.
D.
解析:
[解析]变长指令字格式是一种不规则型指令集,指令长度不一,每条指令所占字节数不同,因此,在计算下一条指令的地址时,应将当前指令地址(PC的内容)加上当前指令的字节数,故本题应该选B。
C是个明显错误的选项,既然不知道下一条指令的地址,又如何能够知道下一条指令的字节数。
33.假设计算机的主频为500MHz,该计算机执行的99%的指令的指令周期=取指周期+执行周期,其中取指周期需2个时钟周期,执行周期需2个时钟周期,那么该计算机的CPI大约为______。
∙A.2
∙B.4
∙C.125M
∙D.250M
(分数:
1.00)
A.
B. √
C.
D.
解析:
[解析]99%的指令的指令周期=取指周期+执行周期=2个时钟周期+2个时钟周期=4个时钟周期,即一条指令大约平均需要4个时钟周期完成。
即CPI=4。
(注:
CPI(CyclesPerInstruction)表示每条计算机指令执行所需的时钟周期,有时简称为指令的平均周期数。
)
34.下列有关微指令格式的描述中,错误的是______。
∙A.相对于直接编码(控制)方式,字段直接编码方式的控存利用率更高
∙B.相对于字段直接编码方式,直接编码(控制)方式的执行速度更快
∙C.相对于断定法(下址字段法),采用增量计数器法的微指令格式更短
∙D.相对于水平型微指令,一条垂直型指令中包含的微命令更多
(分数:
1.00)
A.
B.
C.
D. √
解析:
[解析]直接编码方式不需要译码,但微指令字长过长。
字段直接编
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 学科专业 基础 综合 组成 原理 中央处理器 CPU
![提示](https://static.bdocx.com/images/bang_tan.gif)