电子信息工程数电电子电路实验课预习思考题答案.docx
- 文档编号:7655975
- 上传时间:2023-01-25
- 格式:DOCX
- 页数:41
- 大小:600.20KB
电子信息工程数电电子电路实验课预习思考题答案.docx
《电子信息工程数电电子电路实验课预习思考题答案.docx》由会员分享,可在线阅读,更多相关《电子信息工程数电电子电路实验课预习思考题答案.docx(41页珍藏版)》请在冰豆网上搜索。
电子信息工程数电电子电路实验课预习思考题答案
数字电子技术
实验教案
课程名称:
数字电子技术实验
任课班级:
0920311/312/313/314/321/322
实验项目:
一组合逻辑电路的设计(2学时)
二译码器和编码器(2学时)
三数据选择器和基本RS触发器(2学时)
四移位寄存器及其应用 (2学时)
五计数器连接法(2学时)
六555时基电路的应用(2学时)
七多路抢答器的设计(设计性实验4学时)
八考试(1学时)
共计:
17学时
实验一组合逻辑电路的设计
一、实验目的
1、掌握异或门,半加器逻辑功能及测试。
2、学会组合逻辑电路的设计与测试方法。
二、原理说明
1、管脚图见图1-1
图1-1
2、用与非门构成异或门
向学生介绍清楚异或门公式如何用与非门来表示。
从表达式可见用4个与非门即可实现异或门逻辑关系。
3、用与非门构成半加器
因为半加器的本位S=AB+AB是一个异或逻辑,所以用4个与非门即可实现。
半加器的进位
C=AB=AB
在前边异或门的表达式中有AB。
再求非一次即可实现C逻辑。
可见用5个与非即可实现半加器。
4、用与非门构成全加器:
因为全加器的本位Si=A⊕B⊕Ci--1=S⊕Ci--1
可见Si也是一个异或逻辑。
所再用4个与非门即可实现
全加器的进位Ci=Ci—1(A⊕B)+AB
=Ci—1(A⊕B)·AB
其中AB是与非门可直接利用异或门中第1个与非门输出,而Ci—1(A⊕B)也是一个与非门,且是第2个异或门中第1个与非门输出,可见Ci用一个与非门就可以。
三、实验设备
强调接线时注意芯片的正负极,并提醒学生每块芯片都有独立电源,不能只给一片电源供电;指出逻辑电平输入与输出端的区别及作用。
四、实验内容
(一)用1片74LS00构成异或门
1、用两种不同颜色的线将74LS00的14脚接+5v,7脚接地,然后用第三种颜色的线按图1-2连线,并请老师查看后再开电源:
图1-2
2、K上拨代表1状态,下拨代表0状态。
拨动K,使分别输入以下状态,用万用表直流电压20V档测量K0K1E0的对地电压,并观察E0的亮暗,填入表2-1。
请老师查看数据。
表1-1
K0
K1
E0
状态
U/v
状态
U/v
(亮/)
U/v
0
0
0
0
暗
0.18
0
0
1
4.97
亮
3.47
1
4.97
0
0
亮
3.47
1
4.97
1
4.97
暗
0.18
(二)用2片74LS00构成半加器
1、关闭电源,用两种不同颜色的线将各片芯片电源脚接+5v,7脚接地。
然后用第三种颜色的线按图2-3连线,第1片74SL00用①表示,第2片74SL00用②表示。
请老师检查电路后再开电源:
图1-3
2、K上拨代表1状态,下拨代表0状态。
拨动K,使分别输入以下状态,用万用表直流电压20V档测量K0K1E0E1的对地电压,并观察E0E1的亮暗,填入表1-2。
请老师查看数据。
表1-2
K0
K1
E0
E1
状态
U/v
状态
U/v
亮/暗
U/v
亮/暗
U/v
0
0
0
0
暗
0.18
暗
0.18
0
0
1
4.97
亮
3.47
暗
0.18
1
4.97
0
0
亮
3.47
暗
0.18
1
4.97
1
4.97
暗
0.18
亮
3.47
3、根据实验原理,画出全加器的连接图如图1-4。
图1-4
五、实验难点及注意事项
1、有时芯片被插反,接线时要强调芯片的正负极辨别,以及电源的正负供给。
2、注意提醒学生要给每块芯片供电,有的学生只供给一片芯片电源,导致实验数据出错。
3、测量时应注意电压表档位的选择。
4、改接线路时,要关掉电源。
5、提醒学生注意逻辑电平输入与输出端的区别及作用,逻辑电平输入端是用来检测输入此端口的电平的高低状态,逻辑电平输出端是为数字电路提供高低电平的。
六、预习思考题
1、在实验过程中,芯片没用到的管脚悬空是什么状态?
会影响实验的稳定性吗?
答:
相当于正逻辑“1”,对于一般小规模集成电路的数据输入端,实验时允许悬空处理。
但易受外界干扰,导致电路的逻辑功能不正常。
2、TTL门电路的多余输入端要怎样处理?
答:
1)直接接电源电压VCC(也可以串入一只1~10KΩ的固定电阻)或接至某一固定电压(+2.4≤V≤4.5V)的电源上,或与输入端为接地的多余与非门的输出端相接。
2)若前级驱动能力允许,可以与使用的输入端并联。
七、实验报告
按实验指导书的要求,回答正确,书写工整,要求要有结论。
如有将全加器的电路设计出来,并经实验验证正确的,应将逻辑接线图画于实验报告上。
实验二译码器和编码器
一、实验目的
1·掌握中规模集成译码器的逻辑功能和使用方法
2·掌握优先编码器器功能的测试和使用
二、原理说明
1、双2线——4线译码器74LS139管脚图如图2-1(a);优先编码器74LS148的管脚图如图2-1(b):
(a)(b)
图2-1
2、向学生介绍清楚以下概念:
译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”,变成相应的状态,使输出通道中相应的一路有信号输出。
译码器可分为通用译码器和显示译码器两大类。
通用译码器若有n个输入变量,则有2n个不同的组合状态,就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以双2线——4线译码器74LS139为例,就有4个输出端供其使用。
3、74LS148是一个八线-三线优先级编码器。
优先编码器只按优先级高的输入信号编码,优先级低的信号则不起作用。
其中I0—I7为输入信号,A2,A1,A0为三位二进制编码输出信号,IE是使能输入端,OE是使能输出端,GS为片优先编码输出端。
当使能输入IE=1时,禁止编码、输出(反码):
A2,A1,A0为全1。
(如表5.1.2第一行所示。
)
当使能输入IE=0时,允许编码,在I0~I7输入中,输入I7优先级最高,其余依次为:
I6,I5,I4,I3,I2,I0,I0等级排列。
三、实验设备
强调接线时注意芯片的正负极,并提醒学生每块芯片都有独立电源,不能只给一片电源供电;指出逻辑电平输入与输出端的区别及作用。
四、实验内容
(一)74SL139双2线——4线译码器功能表的测试
1、按图2-2接线,并请老师查看后再开电源:
表2-1:
输入
输出
G
AB
Y0Y1Y2Y3
K2
K0k1
E0E1E2E3
1
XX
1111
0
00
0111
0
01
1011
0
10
1101
0
11
1110
图2-2
2、电平开关K0、K1、K2上搬为高电平
(1),下搬为低电平(0)。
E0、E1、E2、E3是电平显示输入端,分别对应发光二极LE0、LE1、LE2、LE3,当输入高电平1时发亮,并分别对应Y0、Y1、Y2、Y3。
当输入低电平0时暗.
3、搬动K0,K1,K2选择G、A、B高低电平,并把发光二极管的亮暗结果对应的1或0填入译码器功能表3-1中
(二)将双2——4线译码器转换为3——8线译码器
1、按图3-3接线,并请老师查看后再开电源,
图2-3
2、搬动K0、K1、K2选择以下状态,并把发光二极管的亮暗结果对应的1或0填入表2-2中
表2-2
输入选择
输出
A2A1A0
Y0Y1Y2Y3Y4Y5Y6Y7
K2K0K1
E0E1E2E3E4E5E6E7
000
01111111
001
10111111
010
11011111
011
11101111
100
11110111
101
11111011
110
11111101
111
11111110
(三)优先编码器器功能的测试
根据74LS148芯片的管脚图,进行其功能表的测试,根据实验任务,画出所需的实验线路及记录表格。
EI相当于ST、EO相当于YEX、GS相当于YS
五、实验难点及注意事项
1、有时芯片被插反,接线时要强调芯片的正负极辨别,以及电源的正负供给。
2、注意提醒学生要给每块芯片供电,有的学生只供给一片芯片电源,忘记给74ls00供电,导致实验数据出错。
3、改接线路时,要关掉电源。
4、提醒学生注意逻辑电平输入与输出端的区别及作用,逻辑电平输入端是用来检测输入此端口的电平的高低状态,逻辑电平输出端是为数字电路提供高低电平的。
5、提醒学生注意使能端的设置。
六、预习思考题
1.74LS139芯片中,
、
有什么功能?
答:
为选通端,低电平有效。
若为高电平,则所有输出端都为高电平。
2.74LS148芯片中,YS、YEX、
管脚的作用是什么?
答:
分别叫做选通输出端、扩展输出端和选通输入端;前两者是为了扩展编码器功能而设置的,例如利用两个8线-3线编码器构成16线-4线编码器,第三个是用来控制编码器,使之工作在工作状态或禁止状态
七、实验报告
1、写出设计过程并进行逻辑功能测试。
2、归纳、总结实验结果。
3.心得体会及其他。
实验三数据选择器和基本RS触发器
一、实验目的
1·熟悉数据选择器和基本RS触发器的逻辑功能;
2·掌握用数据选择器构成组合逻辑电路的方法。
二、原理说明
1、脚排列如图3-1:
图3-1
2、向学生介绍清楚以下概念:
所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引
、
为两个独立的使能端;A1、A0为公用的地址输入端;1D0~1D3和2D0~2D3分别为两个4选1数据选择器的数据输入端;Q1、Q2为两个输出端,74LS153的表达式为:
Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3
1)当使能端
(
)=1时,多路开关被禁止,无输出,Q=0。
2)当使能端
(
)=0时,多路开关正常工作,根据地址码A1、A0的状态,将相应的数据D0~D3送到输出端Q。
3.基本RS触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳态状态翻转到另一稳态状态,它是一个具有记忆功能的二进制信息存贮器件,是构成各种时序电路的最基本逻辑单元。
下图为由两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称S为置“1”端,因为S=0(R=1)时触发器被置“1”;R为置“0”端,因为R=0(S=1)时触发器被置“0”,当S=R=1时状态保持;S=R=0时,触发器状态不定,应避免此情况发生。
图3-2
三、实验设备
强调接线时注意芯片的正负极,并提醒学生每块芯片都有独立电源,不能只给一片电源供电;指出逻辑电平输入与输出端的区别及作用。
四、实验内容
(一)数据选择器功能的测试
1、按图4-3接线,并请老师查看后再开电源,
图3-3
2、设定使能端1S用K7,地址选择输入端A1和A0用K6和K5。
3、搬动K,,,选择以下状态,把实验结果填入表3-1:
表3-1
输出控制
选择端
数据输入端
输出
1S
A1A0
1D31D21D11D0
1Q
K7
K6K5
K3K2K1K0
E0
1
XX
XXXX
暗
0
00
XXX1
亮
0
01
XX1X
亮
0
10
X1XX
亮
0
11
1XX
亮
(二)用数据选择器实现函数
函数F有三个输入变量A、B、C,而数据选择器有两个地址端A1、A0少于函数输入变量个数,在设计时可任选A接A1,B接A0,74LS153的表达式Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3
与函数F对照,得出:
D0=0,D1=D2=C,D3=1
接线图如图4-4所示,测试并记录结果在表3-2中。
表3-2
输入
输出
A
B
C
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
输入
输出
S/K1
R/K0
Qn+1/E1
Qn+1/E0
0
0
0
1
0
1
1
0
1
1
1
0
1
0
0
1
1
1
0
1
如图3-4
三)基本RS触发器功能的测试
1、按图4-5接线,并请老师查看后再开电源。
表3-3
图3-5
2、搬动K,,,选择以上状态,把实验结果填入表3-3中
五、实验难点及注意事项
1、有时芯片被插反,接线时要强调芯片的正负极辨别,以及电源的正负供给。
2、注意提醒学生要给74ls00供电,否则会导致实验数据出错。
3、改接线路时,要关掉电源。
4、提醒学生注意逻辑电平输入与输出端的区别及作用,逻辑电平输入端是用来检测输入此端口的电平的高低状态,逻辑电平输出端是为数字电路提供高低电平的。
5、提醒学生注意使能端的设置。
六、预习思考题
1.若用或非门构成基本RS触发器,写出其功能表
=0、
=0时,不变;
=0、
=1时,置0;
=1、
=0时,置1;
=1、
=1时,不定
2.74LS153芯片中使能端的作用是什么?
答:
只有当使能端为有效值时,数据选择器才可以根据地址输入端的状态选择输出信号;若使能端为非有效值,数据选择器被锁定,输出为0
七、实验报告
1、写出设计过程并进行逻辑功能测试。
2、归纳、总结实验结果。
3.、心得体会及其他。
实验四移位寄存器及其应用
一、实验目的
1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。
2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。
二、实验原理
1、4位双向移位寄存器74LS194管脚图如图4-1(a);优先编码器74LS30的管脚图如图4-1(b):
图4-1(a)
图4-1(b)
2、向学生介绍清楚以下概念:
移位寄存器是一个具有移位功能的寄存器,是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
既能左移又能右移的称为双向移位寄存器,只需要改变左、右移的控制信号便可实现双向移位要求。
根据移位寄存器存取信息的方式不同分为:
串入串出、串入并出、并入串出、并入并出四种形式。
其中D0、D1、D2、D3为并行输入端;Q0、Q1、Q2、Q3为并行输出端;SR为右移串行输入端,SL为左移串行输入端;S1、S0为操作模式控制端;
为直接无条件清零端;CP为时钟脉冲输入端。
CC40194有5种不同操作模式:
即并行送数寄存,右移(方向由Q0→Q3),左移(方向由Q3→Q0),保持及清零。
S1、S0和
端的控制作用如表4-1。
2、移位寄存器应用很广,可构成移位寄存器型计数器;顺序脉冲发生器;串行累加器;可用作数据转换,即把串行数据转换为并行数据,或把并行数据转换为串行数据等。
本实验研究移位寄存器用作环形计数器和数据的串、并行转换。
(1)环形计数器
把移位寄存器的输出反馈到它的串行输入端,就可以进行循环移位,
如图6-2所示,把输出端Q3和右移串行输入端SR相连接,设初始状态Q0Q1Q2Q3=1000,则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……,如表4-2所示,可见它是一个具有四个有效状态的计数器,这种类型的计数器通常称为环形计数器。
图4-2电路可以由各个输出端输出在时间上有先后顺序的脉冲,因此也可作为顺序脉冲发生器。
CP
Q0
Q1
Q2
Q3
0
1
0
0
0
1
0
1
0
0
2
0
0
1
0
3
0
0
0
1
图4-2环形计数器表4-2
如果将输出QO与左移串行输入端SL相连接,即可达左移循环移位。
(2)实现数据串、并行转换
①串行/并行转换器
串行/并行转换是指串行输入的数码,经转换电路之后变换成并行输出。
图4-3是用二片74LS194四位双向移位寄存器组成的七位串/并行数据转换电路。
图4-3七位串行/并行转换器
电路中S0端接高电平1,S1受Q7控制,二片寄存器连接成串行输入右移工作模式。
Q7是转换结束标志。
当Q7=1时,S1为0,使之成为S1S0=01的串入右移工作方式,当Q7=0时,S1=1,有S1S0=10,则串行送数结束,标志着串行输入的数据已转换成并行输出了。
串行/并行转换的具体过程如下:
转换前,
端加低电平,使1、2两片寄存器的内容清0,此时S1S0=11,寄存器执行并行输入工作方式。
当第一个CP脉冲到来后,寄存器的输出状态Q0~Q7为01111111,与此同时S1S0变为01,转换电路变为执行串入右移工作方式,串行输入数据由1片的SR端加入。
随着CP脉冲的依次加入,输出状态的变化可列成下表所示。
CP
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
说明
0
0
0
0
0
0
0
0
0
清零
1
0
1
1
1
1
1
1
1
送数
2
dO
0
1
1
1
1
1
1
右
移
操
作
七
次
3
d1
d0
0
1
1
1
1
1
4
d2
d1
d0
0
1
1
1
1
5
d3
d2
d1
d0
0
1
1
1
6
d4
d3
d2
d1
d0
0
1
1
7
d5
d4
d3
d2
d1
d0
0
1
8
d6
d5
d4
d3
d2
d1
d0
0
9
0
1
1
1
1
1
1
1
送数
由上表可见,右移操作七次之后,Q7变为0,S1S0又变为11,说明串行输入结束。
这时,串行输入的数码已经转换成了并行输出了。
当再来一个CP脉冲时,电路又重新执行一次并行输入,为第二组串行数码转换作好了准备。
②并行/串行转换器
并行/串行转换器是指并行输入的数码经转换电路之后,换成串行输出。
图4-4是用两片CC40194(74LS194)组成的七位并行/串行转换电路,它比图10-3多了两只与非门G1和G2,电路工作方式同样为右移。
图4-4七位并行/串行转换器
寄存器清“0”后,加一个转换起动信号(负脉冲或低电平)。
此时,由于方式控制S1S0为11,转换电路执行并行输入操作。
当第一个CP脉冲到来后,Q0Q1Q2Q3Q4Q5Q6Q7的状态为0D1D2D3D4D5D6D7,并行输入数码存入寄存器。
从而使得G1输出为1,G2输出为0,结果,S1S2变为01,转换电路随着CP脉冲的加入,开始执行右移串行输出,随着CP脉冲的依次加入,输出状态依次右移,待右移操作七次后,Q0~Q6的状态都为高电平1,与非门G1输出为低电平,G2门输出为高电平,S1S2又变为11,表示并/串行转换结束,且为第二次并行输入创造了条件。
转换过程如表4-4所示。
表4-4
CP
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
串行输出
0
0
0
0
0
0
0
0
0
1
0
D1
D2
D3
D4
D5
D6
D7
D7
2
1
0
D1
D2
D3
D4
D5
D6
D6
D7
3
1
1
0
D1
D2
D3
D4
D5
D5
D6
D7
4
1
1
1
0
D1
D2
D3
D4
D4
D5
D6
D7
5
1
1
1
1
0
D1
D2
D3
D3
D4
D5
D6
D7
6
1
1
1
1
1
0
D1
D2
D2
D3
D4
D5
D6
D7
7
1
1
1
1
1
1
0
D1
D1
D2
D3
D4
D5
D6
D7
8
1
1
1
1
1
1
1
0
9
0
D1
D2
D3
D4
D5
D6
D7
中规模集成移位寄存器,其位数往往以4位居多,当需要的位数多于4位时,可把几片移位寄存器用级连的方法来扩展位数。
三、实验设备
序号
名称
型号与规格
数量
备注
1
数字电路实验箱
THD-1
1
2
集成芯片
74LS194
2
3
集成芯片
74LS00
1
4
集成芯片
74LS30
1
四、实验内容
1、测试74LS194的逻辑功能
图4-574LS194逻辑功能测
按图4-5接线,
、S1、S0、SLSR、D0、D1、D2、D3分别接至逻辑开关的
输出插口;Q0、Q1、Q2、Q3接至逻辑电平显示输入插口。
CP端接单次脉冲源。
按
表4-5所规定的输入状态,逐项进行测试。
(3)清除:
令
=0,其它输入均为任意态,这时寄存器输出Q0、Q1、Q2、Q3应均为0。
清除后,置
=1。
(2)送数:
令
=S1=S0=1,送入任意4位二进制数,如D0D1D2D3=abcd,加CP脉冲,观察CP=0、CP由0→1、CP由1→0三种情况下寄存器输出状态的变化,观察寄存器输出状态变化是否发生在CP脉冲的上升沿。
(6)右移:
清零后,令
=1,S1=0,S0=1,由右移输入端SR送入二进
制数码如0100,由CP端连续加4个脉冲,观察输出情况,记录之。
(4)左移:
先清零或予置,再令
=1,S1=1,S0=0,由左移输入端SL送入二进制数码如1111,连续加四个CP脉冲,观察输出端情况,记录之。
(5)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子信息工程 电子电路 实验 预习 思考题 答案