数字电路fx.docx
- 文档编号:7646664
- 上传时间:2023-01-25
- 格式:DOCX
- 页数:10
- 大小:103.01KB
数字电路fx.docx
《数字电路fx.docx》由会员分享,可在线阅读,更多相关《数字电路fx.docx(10页珍藏版)》请在冰豆网上搜索。
数字电路fx
数字电路
一、单项选择题(将正确答案填入答题栏内。
每小题1分,共15分)
1、下列3个数对应的十进制数最大的是(C)
A、308B、101102C、001010008421D、15
4、下列表示逻辑函数的方法中,形式不唯一的是()
A、真值表B、卡诺图C、逻辑图
5、逻辑函数化简的结果是()
A、唯一的B、不唯一C、A和B都不对
6、逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为( )
A、F(A,B,C)=∑m(0,2,4) B、F(A,B,C)=∑m(3,5,6,7)
C、F(A,B,C)=∑m(0,2,3,4) D、F(A,B,C)=∑m(2,4,6,7)
7、图示卡诺图的标准或与式是( )。
(A为权值高位)
A、∏M(0,1,3,5,7,9) B、∏M(0,1,2,5,6,9)
C、∑M(2,4,6,8,10,11,12,13,14,15)
D、∑M(3,4,7,8,10,11,12,13,14,15)
8、TTL与非门的多余脚悬空等效于()
A、1B、0C、VCCD、VEE
8、能够传输模拟信号的是()
A、三态门B|、OC门C、CMOS传输门
9、可以与总线相接的逻辑门是()
A、OC门B、OD门C、CMOS三态门
10、可以实现线与逻辑门是()
A、OC门B、三态门C、传输门
11、组合电路()
A、有记忆功能B、没有记忆功能C、有时有记忆功能,有时没有记忆功能
12、以下哪一条不是消除竞争冒险的措施()
A、接入滤波电路B、利用触发器C、加入选通脉冲D、修改逻辑设计
12、优先编码器的编码()
A、是唯一的B、不是唯一的C、A和B都不对
13、一块数据选择器有三个地址输入端,则它的数据输入端应有()
A、3B、6C、8D、1
14、一个T触发器,在T=1时,来一个时钟脉冲后,则触发器()
A、保持原态B、置0C、置1D、翻转
15、主从触发器的触发方式是()
A、CP=1B、CP上升沿C、CP下降沿D、分两次处理
15、一片四位二进制译码器,它的输出函数有()
A、1个B、8个C、10个D、16个
8、设某函数的表达式F=A+B,若用4选1多路选择器(数据选择器)来设计,则数据端D0D1D2D3的状态是( )。
(设A为权值高位)
A、0001 B、1110 C、0101 D、1010
9、设两个四位二进制数A3A2A1A0和B3B2B1B0,问图示电路完成的功能是( )
A、两个四位二制数相加 B、两个四位二制数相减
C、两个四位二制数大小比较 D、两个四位二制数同比较
10、已知电路如(a)图所示,设触发器初态为0,则输出波形为(b)图中的( )
11、边沿触发器的触发方式为()
A、上升沿触发B、下降沿触发C、可以是上升沿触发,也可以是下降沿触发
12、能够存储0,1的器件是()
A、TTL门B、CMOS传输门C、触发器
13、时序电路某一时刻的输出状态,与该时刻之前的输入信号()
A、有关B、无关C、有关无关均可
14、构成时序电路,存储电路()
A、必不可少B、可以没有C、可有可无
16、ROM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可有()个字
A、10B、102C、210D、104
13、静态RAM记忆信息,主要是依靠( )
A、节点电容的存贮 B、交叉耦合触发器 C、固定的结构 D、输入电阻
14、用户对ROM编程之后,觉得不满意,还要改写,应选()
A、固定ROMB、可编程的PROMC、可擦可编程的EPROM
14、微分型的单稳电路要求输入脉宽( )输出定时脉宽。
A、小于 B、等于 C、大于 D、无关于
15、对于大规模集成电路RAM来说,其操作模式为( )
A、可读可写 B、可读不能写 C、可以读不能写 D、不能读和写
16、施密特非门和一般非门相比()
A、前者的抗干扰能力强B、后者的抗干扰能力强C、二者的抗干扰能力一样
17、555定时器构成的施密特触发器在电源电压为15伏时,其回差电压等于()
A、15VB、10VC、5V
18、组合型PLA是由()构成
A、与门阵列和或门阵列B、一个计数器C、一个或阵列D、一个寄存器
一、选择题(每小题1分,共15分)
2.下列逻辑函数中,与(A+B)(A+C)等价的是_____。
A.F=ABB.F=A+BC.A+BCD.F=B+C
3.函数F的卡诺图如图1-1,其最简与或表达式是_____。
A.
B.
C.
D.
4.4:
10线译码器,输入信号端有_____个。
A.10B.2C.3D.4
5.用四选一数据选择器实现函数Y=
,应使______。
A.D0=D2=0,D1=D3=1B.D0=D2=1,D1=D3=0
C.D0=D1=0,D2=D3=1D.D0=D1=1,D2=D3=0
6.图1-2所示的组合逻辑电路,其函数表达式为______。
A.
B.
C.
D.
图1-2图1-3
7.时序电路中不可缺少的部分为_______。
A.组合电路B.记忆电路C.同步时钟信号D.组合电路和记忆电路
8.与非门构成的基本RS触发器如图1-3所示,欲使该触发器保持现态,即
,则输入信号应为_____。
A.S=R=0B.S=R=1C.S=1,R=0D.S=0,R=1
10.把一个五进制计数器与一个四进制计数器串联可得到进制计
数器。
A.4B.5C.9D.20
11.下面不属于简单可编程逻辑器件的是______。
A.EPROMB.PALC.ISPD.GAL
12.下面器件中,_______是易失性存储器。
A.FLASHB.EPROMC.DRAMD.PROM
13.双向数据总线常采用_____构成。
A.数据分配器B.数据选择器C.三态门D.译码器
14.FPGA采用逻辑单元阵列结构,由三个基本模块阵列组成。
________是系统的核心。
A.可组态逻辑块B.通用逻辑块
C.可编程互连连线D.可编程互连连线
15.数字系统的初步设计通常指______。
A.设计控制器B.设计ASM图C.子系统的设计D.子系统的划分
一、选择题(每小题1分,共15分)
3.函数F(ABCD)=∑m(0,2,8,10,13,15),它的最简与或表达式F=___________。
A.
B.
C.
D.
4._______电路在任何时刻只能有一个输入端有效。
A.普通二进制编码器B.优先编码器
C.七段显示译码器D.二进制译码器
5.能实现从多个输入端中选出一路作为输出的电路称为______。
A.触发器B.计数器C.数据选择器D.译码器
7.下列触发器中,没有约束条件的是_______。
A.基本RS触发器B.主从RS触发器C.钟控RS触发器D.边沿D触发器
8.若将D触发器的D端连在端上,经100个脉冲作用后,它的次态
,则现态
应为_____。
A.
=0B.
=1C.与现态
无关D.以上都不对
9.用反馈移位寄存器产生11101000序列,至少需要_____个触发器。
A.2B.3C.4D.8
10.某时序逻辑电路的波形如图1-2所示,由此判定该电路是______。
A.二进制计数器B.十进制计数器C.移位寄存器D.以上均不是
图1-2
11.以下四种类型的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最高的是______。
A.DRAMB.SRAMC.闪速存储器D.EPROM
12.一个ROM其共有10根地址线,8根位线(数据输出线),则其存储容量为______。
A.10×8B.102×8C.10×82D.210×8
13.可编程逻辑器件PLD,其内部均由与阵列和或阵列组成。
其中,不是与阵列可编程的器件有______。
A.ROMB.PLA
C.PALD.GAL
14.使用PROM和FPLA实现组合逻辑时,要将逻辑表达式分别写成_______。
A.最小项之和、最小项之和B.最简与-或式、最简与-或式
C.最简与-或式、最小项之和D.最小项之和、最简与-或式
15.数字系统中使用通用寄存器的目的是_______。
A.保存更多的数据B.减少访问存储器,提高运行速度
C.保存状态信号D.保存控制信号
5.8:
3线优先编码器(74LS148)中,8条数据输入线
同时有效时,优先级最高为
线,则输出线
的值应是_____。
A.000B.010C.101D.111
6.组合逻辑电路消除竞争冒险的方法有_____。
A.修改逻辑设计B.在输出端接入滤波电容
C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰
7.Moore和Mealy型时序电路的本质区别是_____。
A.没有输入变量B.当时的输出只和当时电路的状态有关,和当时的输入无关
C.没有输出变量D.当时的输出只和当时的输入有关,和当时的电路状态无关
8.8位移位寄存器,串行输入时经个脉冲后,8位数码全部移入寄存器中。
A.1B.2C.4D.8
9.对于JK触发器(特性方程
),若J=K,则可完成触发器的逻辑功能。
A.RSB.DC.TD.Tˊ
10.采用对称双地址结构寻址的10241的存储矩阵有______。
A.10行10列B.5行5列C.32行32列D.1024行1024列
12.用若干RAM实现位扩展时,其方法是将______相应的并联在一起。
A.地址线B.数据线C.片选信号线D.读/写线
13.若一块线路板上装有多块ISP器件,可对它们总的安排_______接口即可。
A.2个B.多个C.n+1个D.1个
14.用PLA进行逻辑设计时,应将逻辑函数表达式变换成______。
A.异或表达式B.与非表达式
C.最简“与—或”表达式D.标准“或—与”表达式
15.数字系统是指_______。
A.计数器B.逻辑子系统的集合物C.寄存器D.加法器
二、判断题
1、高电平用逻辑1表示,低电平用逻辑0表示是负逻辑()。
2、若两个逻辑式相等,它们的对偶式不一定相等()。
3、传输延迟时间短的逻辑门的工作速度就一定快的说法是()。
4、译码是编码的逆过程。
编码是唯一的,译码也一定是唯一的说法是()。
5、触发器有两个稳定状态,一个是现态,另一个是次态的说法是()。
6、寄存器能够长期存储二值代码的说法是()。
7、并形加法器、数值比较器、算术逻辑单元属组合电路的说法是()。
8、随机存取存储器可以一次写几个字,字的位数也是随意的说法是()。
9、RAM的位扩展和字扩展可以同时进行的说法是()。
10、多谐振荡器的输出没有稳定状态,而且输出脉冲波形为矩形波的说法是()。
11、多谐振荡器不用触发信号就能产生矩形波的说法是()。
二、填空题(每小题2分,共18分)
1.逻辑代数中最基本的逻辑运算是_______________________________________。
2.三态门的输出除了逻辑1和逻辑0外,还有第三种状态,即___状态。
4逻辑函数的化简方法主要有______________和__________________。
6.八路数据选择器,其地址输入端(选择控制端)有________个。
7.在主从触发器中,_________触发器在工作中总是跟随_________触发器的状态变化。
8.D触发器的特性方程是____________________________________________,T触发器的特性方程是________________________________________________,JK触发器的特性方程是_______________________________。
9.要求JK触发器状态由0→1,其激励输入端JK应为_____________________。
10.时序电路在任一时刻的输出信号不仅与当时的输入信号有关,而且还与电路________________________有关。
11.时序逻辑电路由_______________和________________组成。
12.一位十进制计数器至少需要_______个触发器。
13.半导体存储器基本上可分为___________和____________。
14.根据是否允许用户对ROM写入数据,可将ROM分为_____________和_____________。
1.布尔代数的基本规则有代入规则,________________和对偶规则。
2.用卡诺图法化简逻辑函数比布尔代数法更容易得到最简的逻辑函数表达式,缺点是_________受一定的限制。
3.数据分配器是一种单路输入,______________输出的逻辑构件。
4.组合逻辑电路在结构上不存在输出到输入的______________,且电路的输出与__________输入状态无关。
5.某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作需要________时间。
6.采用一对一法进行状态编码时,10个状态需要用________个触发器实现。
8.ispLSI1032的I/O单元工作于输出状态时,其中有输出缓冲,____________和____________。
9.控制器的控制过程可以用_____________图表示出来,它能和实现它的硬件很好地对应
起来
3.编码器的逻辑功能是对处理的输入信号赋予______________,它实现一对多译码。
4.根据已知组合逻辑电路图,找出其输入与输出关系,确定在什么样的输入取值组合下,对应的输出为1,这种过程称为_______________。
5.时序电路的描述方程通常有输出方程、________方程和激励方程。
6.同步时序逻辑电路按其输入与输出的关系不同,分为________和________两类。
7.RAM的存储矩阵有64行,64列,其存储容量为__________个存储元。
8.PLD称为________,它是有与阵列和________组成的可编程阵列组成。
9.数字系统由_____________、逻辑系统和_____________三大部分组成。
1.同一个逻辑门电路,如果在正逻辑定义下实现“与非”功能,那么在负逻辑定义下实现________________功能。
3.七段译码驱动器用于显示十个阿拉伯数字0-9,数码管可采用_______________电路或_______________电路。
4.数据选择器是一种______________输入,单路输出的逻辑构件。
6.时序电路的描述方程通常有输出方程、状态方程和________方程。
7.常用的寄存器存储部件有寄存器堆,________和________。
8.一个5变量的与阵列,列线是________条,一个与门的输入线是________条,最多有________个编程点。
9.由顶向下的设计过程,实际上是把_____________划分成若干个分任务的过程。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 fx