EDA技术与FPGA应用教学大纲.doc
- 文档编号:75833
- 上传时间:2022-10-02
- 格式:DOC
- 页数:6
- 大小:69KB
EDA技术与FPGA应用教学大纲.doc
《EDA技术与FPGA应用教学大纲.doc》由会员分享,可在线阅读,更多相关《EDA技术与FPGA应用教学大纲.doc(6页珍藏版)》请在冰豆网上搜索。
《EDA技术与FPGA应用》课程教学大纲
课程代码:
060331004
课程英文名称:
EDAtechnologyandFPGAapplication
课程总学时:
56讲课:
56实验:
0上机:
0
适用专业:
电子科学与技术
大纲编写(修订)时间:
2017.05
一、大纲使用说明
(一)课程的地位及教学目标
本课程为本专业核心的专业基础课,既是电子设计的重要内容,又是数字集成电路设计的主要入门课程。
课程主要讲授数字电路的可编程逻辑设计方法、硬件描述语言HDL、电路仿真的方法与工具、HDL综合的概念与方法,以及电路设计的FPGA、CPLD器件实现工具。
同时传递采用EDA工具、自顶而下的设计思想与方法,并培养学生功能逻辑电路系统的设计能力。
通过本课程的学习,学生将达到以下要求:
1.掌握逻辑设计的一般方法、逻辑单元器件的功能与电气特性,具有设计逻辑设计的初步能力;
2.掌握硬件描述语言HDL并在此基础上进行逻辑功能设计;
3.熟悉FPGA/CPLD的基本结构,掌握使用方法;
4.熟练运用EDA工具;
5.了解本领域的技术发展。
(二)知识、能力及技能方面的基本要求
要求深入掌握基础电路知识、基本设计理论,同时培养应用分析和高级逻辑设计能力。
掌握将应用描述转换为电路描述的能力,熟练进行电路功能分解,掌握逻辑设计技能,具备设计实际应用电路的能力。
熟悉硬件描述语言HDL,掌握功能与时序仿真的方法和工具,掌握逻辑综合的方法和工具,以及相应的器件设计实现工具。
培养学生具备实际操作、灵活运用课程知识,解决实际问题的能力。
(三)实施说明
课程主要以下几部分:
基本逻辑单元功能与电气、时序特性、硬件描述语言HDL语法、基于HDL的信号与电路描述、逻辑设计与HDL建模、HDL仿真方法与工具、CPLD/FPGA结构与电气特性、HDL逻辑综合、电路的FPGA设计与实现方法、工具。
重点内容在电路设计方法、逻辑综合和硬件描述语言HDL,需要结合实例深入讲解,使学生完全掌握。
电路设计与逻辑综合部分还是难点,要重点讲授。
HDL部分语法细节、各种EDA工具使用等方面的内容,可指定指导书让学生在作业或实验中自学。
(四)对先修课的要求
本课程的教学必须在完成先修课程之后进行。
本课程主要的先修课程有电路B、数字电子技术、模拟电子技术、C语言程序设计、信号与系统基础等。
本课程将为数字集成电路、其它电子或微电子性质专业课、课程设计以及毕业设计的学习打下良好基础。
(五)对习题课、实践环节的要求
根据重点内容安排习题课:
可编程器件的结构与工作原理、电路设计实例、功能电路的HDL描述、测试平台的HDL描述、功能电路的逻辑综合,安排4到6课时。
课后作业要少而精,内容要多样化,作业题内容必须包括基本概念、基本理论及设计等方面的内容,作业要能起到巩固理论,掌握计算方法和技巧,提高分析问题、解决问题能力。
对作业中的重点、难点,课上应做必要的提示,并适当安排课内讲评作业。
学生必须独立、按时完成课外习题和作业,作业的完成情况应作为评定课程成绩的一部分。
安排大作业,大作业成绩作为平时成绩的一部分。
本课程的课程设计单独设课,单独考核,具体要求参见相应的课程设计教学大纲。
(六)课程考核方式
1.考核方式:
考试
2.考核目标:
在考核学生逻辑设计方面基本知识、基本原理和方法的基础上,重点考核学生的电路分析能力、逻辑设计能力、HDL应用和可编程器件设计能力。
3.成绩构成:
本课程的总成绩主要由两部分组成:
平时成绩(包括作业情况、出勤情况等)占15%,期末考试成绩占85%。
平时成绩由任课教师视具体情况按百分制给出。
(七)参考书目
《Verilog数字系统设计教程(3版)》,夏宇闻编,北京航空航天大学出版社,2013年7月
《VerilogHDL高级数字设计》,西勒提编,电子工业出版社,2010年4月
《CPLD/FPGA设计及应用》罗朝霞、高书莉编人民邮电出版社2007年7月
二、中文摘要
EDA技术与FPGA应用是一门重要的专业必修课,主要讲授硬件可编程器件FPGA/CPLD的结构与工作原理、硬件描述语言HDL、基于HDL的逻辑电路和电子系统设计、FPGA/CPLD的设计与应用,以及相关EDA工具软件,包括HDL仿真器、逻辑综合器及FPGA/CPLD开发平台的使用等。
三、课程学时分配表
序号
教学内容
学时
讲课
实验
上机
1
课程概述
2
2
0
0
1.1
可编程器件
1
1
1.2
硬件描述语言HDL及应用
1
1
阅读xilinx一款器件手册(课外)
2
VerilogHDL语法基础
10
10
0
0
2.1
VerilogHDL基本语法
2
2
2.2
VerilogHDL数据类型
2
2
2.3
VerilogHDL表达式
6
6
阅读ieee-std-1364-2005(课外)
3
VerilogHDL建模
12
12
0
0
3.1
VerilogHDL建模基础
4
4
3.2
VerilogHDL过程语句
4
4
3.3
VerilogHDL仿真
4
4
仿真器modelsim使用(课外)
4
VerilogHDL逻辑设计
20
20
0
0
4.1
VerilogHDL电路描述方法
2
2
4.2
VerilogHDL组合电路设计
2
2
4.3
VerilogHDL时序电路设计
4
4
4.4
VerilogHDL行为建模方法
6
6
4.5
典型电路的VerilogHDL设计
6
6
5
FPGA/CPLD设计应用
12
12
5.1
电路中的时序
2
2
5.2
CPLD/FPGA结构与工作原理
2
2
5.3
CPLD/FPGA逻辑设计
8
8
合计
56
56
0
0
四、教学内容及基本要求
第1部分课程概述
总学时(单位:
学时)2讲课2实验0上机0
1.1部分可编程器件(讲课1学时)
具体内容:
1.可编程逻辑器件FPGA/CPLD简介
2.可编程逻辑器件构造逻辑的主要方式
3.基本逻辑器件
重点:
FPGA/CPLD构造逻辑的主要方式、时序单元及使用
难点:
FPGA/CPLD构造逻辑的主要方式
1.2部分硬件描述语言HDL及应用(讲课1学时)
1.VerilogHDL应用介绍
2.EDA方法下逻辑设计概念与设计方法、流程、工具
重点:
EDA方法下逻辑设计方法、流程
习题内容:
阅读教材第一章,时序电路功能分析
第2部分VerilogHDL语法基础
总学时(单位:
学时)10讲课10实验0上机0
2.1部分VerilogHDL基本语法(讲课2学时)
具体内容:
1.verilogHDL基本概念
2.verilogHDL词汇规则
3.verilogHDL数字表达方式
4.verilogHDL字符串、标识符
重点:
verilogHDL词汇规则
2.2部分VerilogHDL数据类型(讲课2学时)
具体内容:
1.VerilogHDL数值集
数据类型,集中于wire类型
3.variable数据类型,集中于reg和integer类型
4.向量及说明方法
5.verilogHDL整型常量表达
重点与难点:
verilogHDL整型常量表达,向量及说明方法
2.3部分VerilogHDL表达式(讲课6学时)
具体内容:
1.VerilogHDL运算符
2.VerilogHDL操作数
3.VerilogHDL赋值截短、填充
4.VerilogHDL持续赋值
重点:
VerilogHDL数据类型与操作符
难点:
VerilogHDL操作符
习题内容:
VerilogHDL运算符应用,阅读ieee-std13642005
第3部分VerilogHDL建模
总学时(单位:
学时)12讲课12实验0上机2
3.1部分VerilogHDL建模基础(讲课4学时)
具体内容:
1.VerilogHDL建模基本概念:
基本定义、模块基本结构;
2.VerilogHDL过程块与阻塞过程赋值
3.VerilogHDL中的时序控制
4.信号基本描述方法
重点:
VerilogHDL时序控制、信号基本描述方法
难点:
VerilogHDL时序控制、信号基本描述方法
习题内容:
多比特信号、脉冲产生,仿真器Modelsim安装使用
3.2部分VerilogHDL过程语句(讲课4学时)
具体内容:
1.条件语句
2.循环语句
3.case语句
4.持续赋值
重点:
VerilogHDL持续赋值
习题内容:
周期方波信号描述、组合电路描述
3.3部分VerilogHDL仿真(讲课4学时)
具体内容:
1.VerilogHDL结构化建模与层次化电路描述
2.VerilogHDL仿真系统函数与任务;仿真方法
3.电路延时与描述
重点:
结构化建模与层次化电路描述、过程语句
难点:
VerilogHDL仿真模型构建
习题内容:
构建组合电路仿真模型并仿真
第4部分VerilogHDL逻辑设计
总学时(单位:
学时)20讲课20实验0上机0
4.1部分VerilogHDL电路描述方法(讲课2学时)
具体内容:
1.数据流描述方式
2.结构化描述方式
3.行为描述方式
重点:
结构化描述方式
难点:
行为描述方式
习题内容:
分别采用行为描述方式和结构化描述方式完成组合电路设计
4.2部分VerilogHDL组合电路设计(讲课2学时)
具体内容:
1.VerilogHDL组合电路设计方法
2.VerilogHDL组合电路描述实例
重点:
VerilogHDL组合电路设计方法
习题内容:
构建组合电路并仿真
4.3部分VerilogHDL时序电路设计(讲课4学时)
具体内容:
1.时序器件(触发器、锁存器、SRAM)及VerilogHDL描述方法
2.VerilogHDL时序电路描述实例
重点:
时序器件及描述方法
难点:
时序器件及描述方法
习题内容:
描述组合电路+时序器件结构的电路,并仿真
4.4部分VerilogHDL行为建模方法(讲课6学时)
具体内容:
1.原理图法、波形辅助法
2.流程图法
3.有限状态机法
重点:
行为建模方法
难点:
行为建模方法
习题内容:
分别采用原理图法、流程图法、有限状态机法设计电路,并仿真
4.5部分典型电路的VerilogHDL设计(讲课6学时)
具体内容:
1.计数器
2.信号检测
3.串并/并串转换
4.典型接口电路设计
重点:
电路设计的逻辑方法与思维
难点:
电路设计的逻辑方法与思维
习题内容:
课堂内容整理、HDL输入并仿真
第5部分FPGA/CPLD设计应用
总学
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 技术 FPGA 应用 教学大纲
![提示](https://static.bdocx.com/images/bang_tan.gif)