《数字电子技术》经典复习资料.docx

《数字电子技术》经典复习资料.docx

《《数字电子技术》经典复习资料.docx》由会员分享，可在线阅读，更多相关《《数字电子技术》经典复习资料.docx（19页珍藏版）》请在冰豆网上搜索。

《数字电子技术》经典复习资料

《数字电子技术》复习

一、主要知识点总结和要求

1．数制、编码其及转换：

要求：

能熟练在10进制、2进制、8进制、16进制、8421BCD、格雷码之间进行相互转换。

举例1：

（37.25）10=（）2=（）16=（）8421BCD

解：

（37.25）10=（100101.01）2=（25.4）16=（00110111.00100101）8421BCD

2．逻辑门电路：

（1）基本概念

1）数字电路中晶体管作为开关使用时，是指它的工作状态处于饱和状态和截止状态。

2）TTL门电路典型高电平为3.6V，典型低电平为0.3V。

3）OC门和OD门具有线与功能。

4）三态门电路的特点、逻辑功能和应用。

高阻态、高电平、低电平。

5）门电路参数：

噪声容限VNH或VNL、扇出系数No、平均传输时间tpd。

要求：

掌握八种逻辑门电路的逻辑功能；掌握OC门和OD门，三态门电路的逻辑功能；能根据输入信号画出各种逻辑门电路的输出波形。

举例2：

画出下列电路的输出波形。

解：

由逻辑图写出表达式为：

，则输出Y见上。

3．基本逻辑运算的特点：

与运算：

见零为零，全1为1；或运算：

见1为1，全零为零；

与非运算：

见零为1，全1为零；或非运算：

见1为零，全零为1；

异或运算：

相异为1，相同为零；同或运算：

相同为1，相异为零；

非运算：

零变1，1变零；

要求：

熟练应用上述逻辑运算。

4.数字电路逻辑功能的几种表示方法及相互转换。

①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：

是由变量的所有可能取值组合及其对应的函数值所构成的表格。

②逻辑表达式：

是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。

③卡诺图：

是由表示变量的所有可能取值组合的小方格所构成的图形。

④逻辑图：

是由表示逻辑运算的逻辑符号所构成的图形。

⑤波形图或时序图：

是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。

⑥状态图（只有时序电路才有）：

描述时序逻辑电路的状态转换关系及转换条件的图形称为状态图。

要求：

掌握这五种（对组合逻辑电路）或六种（对时序逻辑电路）方法之间的相互转换。

5．逻辑代数运算的基本规则

1反演规则：

对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y（或称补函数）。

这个规则称为反演规则。

②对偶规则：

对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，而变量保持不变，则可得到的一个新的函数表达式Y＇，Y＇称为函Y的对偶函数。

这个规则称为对偶规则。

要求：

熟练应用反演规则和对偶规则求逻辑函数的反函数和对偶函数。

举例3：

求下列逻辑函数的反函数和对偶函数

解：

反函数：

；对偶函数：

6．逻辑函数化简

要求：

熟练掌握逻辑函数的两种化简方法。

①公式法化简：

逻辑函数的公式化简法就是运用逻辑代数的基本公式、定理和规则来化简逻辑函数。

举例4：

用公式化简逻辑函数：

解：

②图形化简：

逻辑函数的图形化简法是将逻辑函数用卡诺图来表示，利用卡诺图来化简逻辑函数。

（主要适合于3个或4个变量的化简）

举例5：

用卡诺图化简逻辑函数：

解：

画出卡诺图为

则

7．触发器及其特性方程

1）触发器的的概念和特点：

触发器是构成时序逻辑电路的基本逻辑单元。

其具有如下特点：

①它有两个稳定的状态：

0状态和1状态；

②在不同的输入情况下，它可以被置成0状态或1状态，即两个稳态可以相互转换；

③当输入信号消失后，所置成的状态能够保持不变。

具有记忆功能

2）不同逻辑功能的触发器的特性方程为：

RS触发器：

，约束条件为：

RS＝0，具有置0、置1、保持功能。

JK触发器：

，具有置0、置1、保持、翻转功能。

D触发器：

，具有置0、置1功能。

T触发器：

，具有保持、翻转功能。

T′触发器：

（计数工作状态），具有翻转功能。

要求：

能根据触发器（重点是JK-FF和D-FF）的特性方程熟练地画出输出波形。

举例6：

已知J，K-FF电路和其输入波形，试画出

8．脉冲产生和整形电路

1）施密特触发器是一种能够把输入波形整形成为适合于数字电路需要的矩形脉冲的电路。

要求：

会根据输入波形画输出波形。

特点：

具有滞回特性，有两个稳态，输出仅由输入决定，即在输入信号达到对应门限电压时触发翻转，没有记忆功能。

2）多谐振荡器是一种不需要输入信号控制，就能自动产生矩形脉冲的自激振荡电路。

特点：

没有稳态，只有两个暂稳态，且两个暂稳态能自动转换。

3）单稳态触发器在输入负脉冲作用下，产生定时、延时脉冲信号，或对输入波形整形。

特点：

①电路有一个稳态和一个暂稳态。

②在外来触发脉冲作用下，电路由稳态翻转到暂稳态。

③暂稳态是一个不能长久保持的状态，经过一段时间后，电路会自动返回到稳态。

要求：

熟练掌握555定时器构成的上述电路，并会求有关参数（脉宽、周期、频率）和画输出波形。

举例7：

已知施密特电路具有逆时针的滞回特性，试画出输出波形。

解：

9．A/D和D/A转换器

1）A/D和D/A转换器概念：

模数转换器：

能将模拟信号转换为数字信号的电路称为模数转换器，简称A/D转换器或ADC。

由采样、保持、量化、编码四部分构成。

数模转换器：

能将数字信号转换为模拟信号的电路称为数模转换器，简称D/A转换器或DAC。

由基准电压、变换网络、电子开关、反向求和构成。

ADC和DAC是沟通模拟电路和数字电路的桥梁，也可称之为两者之间的接口。

2）D/A转换器的分辨率

分辨率用输入二进制数的有效位数表示。

在分辨率为n位的D/A转换器中，输出电压能区分2n个不同的输入二进制代码状态，能给出2n个不同等级的输出模拟电压。

分辨率也可以用D/A转换器的最小输出电压与最大输出电压的比值来表示。

举例8：

10位D/A转换器的分辨率为：

3）A/D转换器的分辨率

A/D转换器的分辨率用输出二进制数的位数表示，位数越多，误差越小，转换精度越高。

举例9：

输入模拟电压的变化范围为0～5V，输出8位二进制数可以分辨的最小模拟电压为5V×2－8＝20mV；而输出12位二进制数可以分辨的最小模拟电压为5V×2－12≈1.22mV。

10．常用组合和时序逻辑部件的作用和特点

组合逻辑部件：

编码器、译码器、数据选择器、数据分配器、半加器、全加器。

时序逻辑部件：

计数器、寄存器。

要求：

掌握编码器、译码器、数据选择器、数据分配器、半加器、全加器、计数器、寄存器的定义，功能和特点。

举例10：

能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。

二、典型题型总结及要求

（一）分析题型

1．组合逻辑电路分析：

分析思路：

①由逻辑图写出输出逻辑表达式；

2将逻辑表达式化简为最简与或表达式；

③由最简与或表达式列出真值表；

④分析真值表，说明电路逻辑功能。

要求：

熟练掌握由门电路和组合逻辑器件74LS138、74LS153、74LS151构成的各种组合逻辑电路的分析。

举例11：

分析如图逻辑电路的逻辑功能。

解：

①由逻辑图写出输出逻辑表达式

②将逻辑表达式化简为最简与或表达式

③由最简与或表达式列出真值表

④分析真值表，说明电路逻辑功能

当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。

所以这个电路实际上是一种3人表决用的组合逻辑电路：

只要有2票或3票同意，表决就通过。

2．时序逻辑电路分析：

分析思路：

1由电路图写出时钟方程、驱动方程和输出方程；

2将驱动方程代入触发器的特征方程，确定电路状态方程；

③分析计算状态方程，列出电路状态表；

④由电路状态表画出状态图或时序图；

⑤分析状态图或时序图，说明电路逻辑功能。

要求：

熟练掌握同步时序电路，比如同步加法计数器、减法计数器、环形计数器、扭环形计数器的分析。

举例12：

如图所示时序逻辑电路，试分析它的逻辑功能，验证是否能自启动，并画出状态转换图和时序图。

解：

时钟方程为：

CP0=CP1=CP

激励方程为：

将激励方程代入J-K-FF的特性方程可得状态方程为

由状态方程做出状态转换表为：

00

0

1

01

1

0

10

0

0

11

0

0

则状态转换图和时序图为：

可见电路具有自启动特性，这是一个三进制计数器。

（二）设计题型

1．组合逻辑电路设计：

设计思路：

1由电路功能描述列出真值表；

2由真值表写出逻辑表达式或卡若图；

③将表达式化简为最简与或表达式；

④实现逻辑变换，画出逻辑电路图。

要求：

熟练掌握用常用门电路和组合逻辑器件74LS138、74LS153、74LS151设计实现各种组合逻辑电路。

举例13：

某汽车驾驶员培训班进行结业考试，有三名评判员，其中A为主评判员，B和C为副评判员，在评判时按照服从多数原则通过，但主评判员认为合格也通过，试用与非门实现该逻辑电路。

（或用74138、74151、74153实现）

解：

由题意可作出真值表为：

用卡诺图化简为

ABC

Y

000

0

001

0

010

0

011

1

100

1

101

1

110

1

111

1

则输出逻辑表达式为

用与非门实现逻辑电路图为：

2．时序逻辑电路设计：

设计思路：

①由设计要求画出原始状态图或时序图；

②简化状态图，并分配状态；

③选择触发器类型，求时钟方程、输出方程、驱动方程；

④画出逻辑电路图；

⑤检查电路能否自启动。

要求：

熟练掌握同步时序电路，比如同步加法计数器、减法计数器的设计实现。

举例14：

设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进1，产生一个进位输出。

解：

①建立原始状态图：

②简化状态图，并分配状态：

已经是最简，已是二进制状态；

③选择触发器类型，求时钟方程、输出方程、驱动方程：

因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。

由于要求采用同步方案，故时钟方程为：

输出方程：

状态方程：

④画出电路图

⑤检查电路能否自启动：

将无效状态111代入状态方程计算：

可见111的次态为有效状态000，电路能够自启动。

3．集成计数器和寄存器的应用：

构成N进制计数器，构成环形计数器和扭环形计数器。

要求：

熟练掌握74LS160、74LS161、74LS162、74LS163四种集成计数器应用，比如分析或设计N进制计数器；熟练掌握74LS194应用，比如分析或设计环形计数器和扭环形计数器。

1.用同步清零端或置数端归零构成N进置计数器

（1）写出状态SN-1的二进制代码。

（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。

（3）画连线图。

2.用异步清零端或置数端归零构成N进置计数器

（1）写出状态SN的二进制代码。

（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。

（3）画连线图。

举例15：

用74LS161来构成一个十二进制计数器。

解：

（1）用异步清零端

归零：

SN＝S12＝1100

则电路为：

注：

这里D0～D3可随意处理。

（2）用同步置数端

归零：

SN＝S11＝1011

则电路为：

注：

这里D0～D3必须都接0。

举例16：

用74LS160来构成一个48进制同步加法计数器。

解：

因74LS160为同步十进制计数器，要构成48进制同步加法计数器须用二片74LS160来实现，现采用异步清零实现：

S48=01001000，取高位片的QC和低位片的QD作归零反馈信号。

即清零端

归零信号为：

，则电路连线图为：

（三）计算和画图题型：

要求：

会分析电路工作原理，说明电路功能；会根据题意计算电路参数，或正确画出电路波形。

举例17：

如图电路，完成下列问题：

1）说明这是什么电路？

2）求电路的输出信号频率f

3）画出VC及VO的波形。

解：

1）

这是一个由555定时器构成的多谐振荡器。

2）其振荡周期为

则其频率为

3）VC及VO的波形的波形为：

三、基本概念练习

一、判断题

1．CMOS门电路为双极型电路，而TTL门电路则为单极型电路。

（）

2.能够实现“线与”功能的门电路是OC门或OD门。

（）

3．施密特触发器的特点是只有一个稳态，需在外加信号作用下才能由稳态翻转到暂稳态。

（）

4．在时钟脉冲的控制下，根据输入信号T不同情况，凡是具有保持和翻转功能的电路，称为T触发器。

（）

5.某电路任意时刻的输出不仅取决于当时的输入信号，而且与电路的原状态有关，该电路为时序逻辑电路。

（）

6.若集成555定时器的第4脚接低电平时，不管输入信号为任意值，定时器始终输出高电平。

（）

二、填空题：

1．（44．375）10=2=8=16=8421BCD。

2．Y=AB（C+D），它的反函数

=；对偶函数

=。

3．或非逻辑运算特点是，异或逻辑运算特点为。

4.n-2n线译码器的输入代码为个，输出代码为个。

5.就单稳态触发器和施密特触发器而言，若要实现延时、定时的功能，应选用；若要实现波形变换、整形的功能，应选用。

6.一位二进制计数器可实现分频；n位二进制计数器，最后一个触发器输出的脉冲频率是输入频率的倍。

三、选择题

1.八位二进制数所能表示的最大十进制数为（）。

（a）255（b）88（c）99（d）128

2.下图中能实现

逻辑运算的电路是（）。

3.8421BCD十进制译码器，数字输入信号端和数字输出信号端分别有（）个。

（a）4和16（b）3和8（c）3和10（d）4和10

4．四个触发器构成十进制加法计数器，若触发器输出从低位至高位分别为Q0、Q1、Q2、Q3，则输出进位信号C为（）

（a）Q3Q1（b）Q3Q2Q1Q0（c）Q2Q1Q0（d）Q3Q0

5．能将输入三角波信号转换成矩形脉冲信号输出的电路是（）。

（a）多谐振荡器（b）A／D转换器

（c）单稳态触发器（d）施密特触发器

6.若A/D转换器输入模拟电压的变化范围为0～5V，则输出10位二进制数可以分辨的最小模拟电压为（）

（a）1.5mV（b）2.4mV（c）4.9mV（d）6.5mV

数电课程各章重点

第一章逻辑代数基础知识要点

一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码

二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：

与、或、非

三、逻辑代数的基本公式和常用公式、基本规则

逻辑代数的基本公式

逻辑代数常用公式：

吸收律：

消去律：

多余项定律：

反演定律：

基本规则：

反演规则和对偶规则，例1-5

四、逻辑函数的三种表示方法及其互相转换

逻辑函数的三种表示方法为：

真值表、函数式、逻辑图

会从这三种中任一种推出其它二种，详见例1-7

五、逻辑函数的最小项表示法：

最小项的性质；例1-8

六、逻辑函数的化简：

要求按步骤解答

1、利用公式法对逻辑函数进行化简

2、利用卡诺图对逻辑函数化简

3、具有约束条件的逻辑函数化简

例1.1利用公式法化简

解：

例1.2利用卡诺图化简逻辑函数

约束条件为

解：

函数Y的卡诺图如下：

第二章门电路知识要点

一、三极管开、关状态

1、饱和、截止条件：

截止：

，饱和：

2、反相器饱和、截止判断

二、基本门电路及其逻辑符号

与门、或非门、非门、与非门、OC门、三态门、异或；

传输门、OC/OD门及三态门的应用

三、门电路的外特性

1、输入端电阻特性：

对TTL门电路而言，输入端通过电阻接地或低电平时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。

习题2-7

以下内容了解

2、输入短路电流IIS

输入端接地时的输入电流叫做输入短路电流IIS。

3、输入高电平漏电流IIH

输入端接高电平时输入电流

4、输出高电平负载电流IOH

5、输出低电平负载电流IOL

6、扇出系数NO

一个门电路驱动同类门的最大数目

第三章组合逻辑电路知识要点

一、组合逻辑电路：

任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关

二、组合逻辑电路的分析方法（按步骤解题）

三、若干常用组合逻辑电路

译码器（74LS138）

全加器（真值表分析）

数选器（74151和74153）

四、组合逻辑电路设计方法（按步骤解题）

1、用门电路设计

2、用译码器、数据选择器实现

例3.1试设计一个三位多数表决电路

1、用与非门实现

2、用译码器74LS138实现

3、用双4选1数据选择器74LS153

解：

1.逻辑定义

设A、B、C为三个输入变量，Y为输出变量。

逻辑1表示同意，逻辑0表示不同意，输出变量Y=1表示事件成立，逻辑0表示事件不成立。

2.根据题意列出真值表如表3.1所示表3.1

3.经化简函数Y的最简与或式为：

4.用门电路与非门实现

函数Y的与非—与非表达式为：

逻辑图如下：

5.用3—8译码器74LS138实现

由于74LS138为低电平译码，故有

由真值表得出Y的最小项表示法为：

用74LS138实现的逻辑图如下：

6.用双4选1的数据选择器74LS153实现

74LS153内含二片双4选1数据选择器，由于该函数Y是三变量函数，故只需用一个4选1即可，如果是4变量函数，则需将二个4选1级连后才能实现

74LS153输出Y1的逻辑函数表达式为：

三变量多数表决电路Y输出函数为：

令A=A1，B=A0，C用D10~D13表示，则

∴D10=0，D11=C，D12=C，D13=1

逻辑图如下：

注：

实验中1位二进制全加器设计：

用138或153如何实现？

1位二进制全减器呢？

第四章触发器知识要点

一、触发器：

能储存一位二进制信号的单元

二、各类触发器框图、功能表和特性方程

RS：

SR=0

JK：

D：

T：

T'：

三、各类触发器动作特点及波形图画法

基本RS触发器：

SD、RD每一变化对输出均产生影响

时钟控制RS触发器：

在CP高电平期间R、S变化对输出有影响

主从JK触发器：

在CP=1期间，主触发器状态随R、S变化。

CP下降沿，从触发器按主触发器状态翻转。

在CP=1期间，JK状态应保持不变，否则会产生一次状态变化。

T'触发器：

Q是CP的二分频

边沿触发器：

触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。

四、触发器转换

D触发器和JK触发器转换成T和T’触发器

第五章时序逻辑电路知识要点

一、时序逻辑电路的组成特点：

任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。

时序逻辑电路由组合逻辑电路和存储电路组成。

二、同步时序逻辑电路的分析方法（按步骤解题）

逻辑图→写出驱动方程→写出状态方程→写出输出方程→画出状态转换图（详见例5-1）

三、典型时序逻辑电路

1.移位寄存器及移位寄存器型计数器。

2.用T触发器构成二进制加法计数器构成方法。

T0=1

T1=Q0

···

Ti=Qi-1Qi-2···Q1Q0

3.集成计数器框图及功能表的理解

4位同步二进制计数器74LS161：

异步清0（低电平），同步置数，CP上升沿计数，功能表

4位同步十进制计数器74LS160：

同74LS161

同步十六进制加/减计数器74LS191：

无清0端，只有异步预置端，功能表

双时钟同步十六进制加减计数器74LS193：

有二个时钟CPU，CPD，异步置0（H），异步预置（L）

四、时序逻辑电路的设计（按步骤解题）

1．用触发器组成同步计数器的设计方法及设计步骤（例5-3）

逻辑抽象→状态转换图→画出次态以及各输出的卡诺图→利用卡诺图求状态方程和驱动方程、输出方程→检查自启动（如不能自启动则应修改逻辑）→画逻辑图

2．用集成计数器组成任意进制计数器的方法

置0法：

如果集成计数器有清零端，则可控制清零端来改变计数长度。

如果是异步清零端，则N进制计数器可用第N个状态译码产生控制信号控制清零端，如果是同步清零，则用第N-1个状态译码产生控制信号，产生控制信号时应注意清零端时高电平还是低电平。

置数法：

控制预置端来改变计数长度。

如果异步预置，则用第N个状态译码产生控制信号

如果同步预置，则用第N-1个状态译码产生控制信号，也应注意预置端是高电平还是低电平。

两片间进位信号产生：

有串行进位和并行进位二种方法

详见例5-5至5-8

第六章可编程逻辑器件知识要点

一、半导体存储器的分类及功能（了解）

从功能上分

二、半导体存储器结构（了解）

ROM、RAM结构框图以及两者差异

三、RAM存储器容量扩展

位扩展：

增加数据位数

字扩展：

增加存储单元

第八章脉冲波形产生和整形知识要点

重点：

555电路及其应用

一、用555组成多谐振荡器

1.电路组成如图6.5所示

图6.5

2.电路参数：

充电

：

（R1+R2）C放电

：

R2C周期：

T=（R1+2R2）Cln2

占空比：

二、用555电路组成施密特触发器

1.电路如图6.1所示

2.回差计算

，

回差

3.对应Vi输入波形、输出波形如图6.2所示

三、用555电路组成单稳电路

1.电路如图6.3所示

稳态时VO=0。

Vi2有负脉冲触发时VO=1。

2.脉宽参数计算

3.波形如图6.4所示

第九章数模和模数转换知识要点

一、D/A转换器

D/A转换器的一般形式为：

VO=KDi，K为比例系数，Di为输入的二进制数，D/A转换器的电路结构主要看有权电阻、权电流、权电容以及开关树型D/A转换器。

权电阻及倒T型电阻网络D/A转换器输出电压和输入二进制数之间关系的推导过程。

二、A/D转换器

1.A/D转换器基本原理

取样定理：

为保证取样后的信号不失真恢复变量信号，设采样频率为

，原信号最高频率为

，则

。

A/D转换器过程：

采样、保持、量化、编码

2.典型A/D转换器的工作原理

逐次逼近型A/D转换器原理

计数型A/D转换器原理