组员实习报告概要.docx
- 文档编号:746590
- 上传时间:2022-10-12
- 格式:DOCX
- 页数:34
- 大小:968.54KB
组员实习报告概要.docx
《组员实习报告概要.docx》由会员分享,可在线阅读,更多相关《组员实习报告概要.docx(34页珍藏版)》请在冰豆网上搜索。
组员实习报告概要
信息工程学院
组原实习报告
(2013~2014学年第二学期)
姓名:
__王柯_________
学号:
___2012013276_____
专业:
__计算机_________
年级班级:
__122班_________
一计算机的组成
1.综述:
TEC-XP是由清华大学计算机系和清华大学科教仪器厂联合研制并通过了教育部主持的成果鉴定的适用于计算机组成原理与系统结构的实验系统,主要用于计算机组成原理和计算机系统结构等课程的硬件教学实验,同时还支持监控程序、汇编语言程序设计、BASIC高级语言程序设计等软件方面的教学实验。
它的功能设计和实现技术,都紧紧地围绕着对课程教学内容的覆盖程度和所能完成的教学实验项目的质量与水平来进行安排。
其突出特点有二,一是硬、软件基本配置比较完整,能覆盖相关课程主要教学内容,支持的教学实验项目多且水平高,文字与图纸资料相对齐全。
二是既有用不同集成度的半导体器件实现的真实“硬件”计算机系统,同时还有在PC计算机上用软件实现的功能完全相同的教学计算机的“软件”模拟系统,其组成和实现的功能如下图所示。
软件:
解释BASIC语言
汇编语言支持
监控程序
硬件:
运算器,控制器(多种实现:
微程序或硬连线控制器,中小规模器件或FPGA器件实现)
主存储器,总线,接口
输入设备,输出设备
硬件与电路:
逻辑器件和设备
软件:
解释BASIC语言
汇编语言支持
监控程序(指令)级模拟
教学机模拟:
运算器、控制器模拟
(微程序级或硬连线控制器级模拟)
主存储器模拟,总线、接口模拟
输入设备/输出设备模拟
运行环境:
PC机,Windows系统
硬件实现的真实计算机系统软件实现的模拟计算机系统
2.TEC-XP教计算机系统其外观如图1.1所示:
3.实验系统的硬件系统组成示意图1.2如下:
图1.2实验系统的硬件系统组成示意图
从图中可以看到TEC-XP教学计算机的总体组成。
在图的左部所表示的是选用中小规模器件实现的CPU系统,由独立的运算器、控制器部件组成。
图的中间部分所表示的是内存储器、串行接口线路的组成。
图的右部虚线部分所表示的是选用FPGA门阵列器件实现的单个芯片的CPU系统。
这两个CPU系统都可以通过数据总线、地址总线和控制总线连接内存储器、串行接口线路,从而构成一台完整的计算机硬件系统,安装上必要的软件就可以正常运行,作为计算机组成原理课程内容实例和教学实验设备具有很好的典型性。
两个CPU系统需要通过分时或者独占的方式使用同一套存储器部件和串行接口线路。
其系统基本组成部分的结构框图如图1.3所示:
图1.3.TEC-XP教学计算机的硬件组成线路
4.介绍硬件各个部件
(1)运算器部分
1——4:
运算器芯片。
由4片4位的运算器芯片AM2901组成。
4片级连构成一个16位的运算器,片间采用串行进位的方式。
5:
标志寄存器FLAG。
4位,用来保存运算器运算结果的4个标志位C、Z、V、S。
6:
SHIFT芯片。
产生运算器最低位的进位输入信号和移位信号。
图5.运算器组成线路与信息连接关系
(2)控制器部分
本系统提供了硬布线控制器和微程序控制器两种控制器。
(1)硬布线控制器
程序计数器PC。
用运算器芯片内的一个16位寄存器来表示(用户看不到)。
7、9:
指令寄存器IR。
由两片8位D锁存器芯片74LS374和74LS377构成。
74LS374和74LS377为带公共使能端的具有三态输出的八D边沿触发器。
9、65:
节拍发生器Timing。
使用几个触发器的不同编码状态来区分和标示指令的执行步骤。
10:
时序控制信号产生器MACH5。
用一片100引脚的CPLD器件实现。
用于产生并提供每一条指令的每一个执行步骤使用的全部时序控制信号,这些信号可以直接送到每个被控制的对象,或者经过译码器送到被控制的对象。
11、12:
译码器。
由两片三——八译码器芯片(74LS138)实现。
(2)微程序控制器
程序计数器PC。
(同硬布线控制器)。
7、9:
指令寄存器IR。
(同硬布线控制器)。
14:
微指令地址映射部件MAPROM。
由一片28C64型ROM芯片实现。
MAPROM的地址输入是指令寄存器IR给出的8位指令操作码,其输出内容为这条指令对应的微程序段的入口地址。
13:
微程序控制器AM2910。
用于产生下一条微指令的地址。
18:
微指令转移的条件判断电路。
由一片GAL20V8实现。
15、16:
控制存储器。
由两片28C64型ROM芯片构成。
用于存放本系统的微程序。
(15、16只是控制存储器的一部分,用于存放微指令的16位下地址。
另一部分在芯片10中,存放32位的微命令信号)
47、51:
微指令寄存器。
由一片8位D锁存器芯片74LS374和一片8位带清0控制的D锁存器芯片74LS273构成。
用于存放当前运行中的微指令。
(47、51只是微指令寄存器的一部分。
另一部分由芯片10中的32位D型触发器组成)
17:
当前微指令地址寄存器。
由一片74LS377型8位D锁存器构成。
用于存放当前运行中和微指令的地址,并驱动8个指示灯(以此来显示当前微指令的地址)。
图6.在MACH芯片内实现32位的控制存储器和微指令寄存器
(3)存储器(内存)
19、20:
ROM。
由2片8KB的ROM芯片28C64。
用于存放本机的监控程序。
21、22:
RAM。
由2片2KB的RAM芯片6116。
23、24:
内存扩展插座。
用于扩展存储器。
54:
三八译码器74LS138。
实现对内存地址AB15——AB13的译码。
产生8个用于内存片选的译码信号,分别对应8个内存地址空间。
53:
74ls139芯片。
其内部是2个独立的2-4译码器。
由其译码产生对内存读写等操作的控制信号。
图7.内存储器和串行接口电路
(4)串行接口
27:
串行接口芯片8251。
用于确定串行接口COM1的工作方式。
Intel8251是一种通用的同步/异步发送器,通过对它的编程可以设置串行接口的工作方式。
65:
预留的8251芯片插座。
用于确定串行接口COM2的工作方式。
28:
电平转换芯片MAX202。
COM1和COM2共用。
实现±12V转换为±5V。
58:
IO地址译码器。
由一片74LS138三八译码器实现。
它对AB7——AB4(IO端口地址的高四位)进行译码,产生相应外设的片选信号。
(5)总线线路
本系统的总线由内部总线、数据总线、地址总线、控制总线共四部分组成。
内部总线是数据总线在CPU内部的体现,在真正的商用机中用户是看不到的。
在本机中是连接运算器和控制器之间的线路。
38、40:
总线驱动器。
由两片八同相三态缓冲器/线驱动器74LS244组成。
用来把运算器的运算结果经放大后送内部总线。
39:
总线驱动器。
由一片74LS244组成。
用来把标志寄存器FLAG的值经放大后送内部总线。
25、26:
三态双向总线收发器。
由8路同相三态双向总线收发器74LS245组成。
设置在内部总线和数据总线之间,实现内部总线和数据总线的隔离,并可双向传输数据。
55、56:
地址寄存器。
由二片8位D锁存器芯片74LS374组成。
由运算器输出的内存地址暂存入地址寄存器。
(6)中断系统
71:
中断源按键。
提供三个中断请求的源信号。
64:
INTS。
由一片GAS20V8通过人工编程实现。
用来接受并暂存由三个按键(71)给出的中断请求源信号。
63:
INTP。
由一片GAS20V8通过人工编程实现。
用来对INTS送来的中断请求信号进行中断优先级编码、优先级比较、向CPU产生中断请求信号等。
49、50:
中断向量寄存器。
由二片8位D锁存器芯片74LS374组成。
由这两个寄存器硬性设置的中断向量分别为2104H、2108H和210CH,对应的优先级分别是1、2、3。
(7)启停电路
29:
晶体振荡器。
用于产生1.8432MHz的时钟脉冲。
30:
74LS04(6非门)。
它的内部含有6个CMOS反相器。
74LS04的作用就是反相把1变成0,0变成1。
31:
四位二进制可预置的同步加法计数器74LS161。
用来对晶体振荡器产生的1.8432MHz的时钟进行分频,产生各种需要的时钟信号。
32:
启停控制电路。
由一片GAS20V8通过人工编程实现(仿真74LS120的作用)。
33、34:
复位和开始按键。
(5)软件组成介绍
TEC-XP教学计算机系统的软件配置比较齐全,但确实是属于非常基本的部分,有源程序清单。
分为用TEC-XP机指令设计的,运行在教学机系统中,如监控程序MONITOR,容易看懂和修改。
有用PC机汇编语言设计的。
而交叉汇编程序中,如PC机仿真终端程序PECE。
而交叉汇编程序ASEC则是用PC及的高级语言设计并运行在PC机上,容易看懂和修改。
TEC-XP教学计算机可以在PC机的DOS或WINDOWS环境,在WINDOWS界面下,还提供更高级和新增加的一些功能,如控制器辅助设计软件,系统和指令仿真软件,浮点运算支持软件,实验用图纸和文字资
料查阅支持功能等。
TEC-XP机研制过程,非常重视起软件配置,主要提供如下软件:
监控程序MONITOR,固化在主存ROM存储区,实现的功能类似PC机的DEBUG,有8条监控命令,控制试验机正常运行,执行输入输出等操作。
交叉汇编程序ASEC,对试验机的汇编程序进行汇编,产生机器的指令代码。
很容易把通过扩展实现的新指令的汇编功能添加进去。
PC机仿真终端程序PCEC,运行在PC机上,童工串行口使PC机作为是啊一年级的输入输出设备。
微程序:
解释执行试验机的个条指令。
二 工作原理
1.运算器
1.1 AM2001芯片的管脚信号
首先把Am2901芯片的管脚信号,按输入/输出及功能分类小结如图所示。
F=0000
Y3~Y0
/P
/G
Cn+4
Am2901
Cn
F3
RAM0
OVR
RAM3
Q3
Q0
B3~B0
A3~A0
I8~I0
CP
/OE
D3~D0
图2.1Am2901运算器芯片的管脚分配
属于数据类型的信号包括:
4位数据输入(D3-D0),4位数据输出(Y3-Y0),最低位进位输入信号(Cn),4个标志位输出信号(F3,OVR,F=0000,Cn+4),通用寄存器最高、最低位移位入出信号(RAM3,RAM0),Q寄存器最高、最低位移位入出信号(Q3,Q0),用于并行进位的2个信号(/G,/P),合计19位。
属于控制类型的信号包括:
主脉冲信号(CP),输出使能信号(/OE),两个4位的寄存器选择信号(A3-A0,B3-B0),选择ALU数据来源,运算功能,结果处置的信号各3位(I8-I0),合计19位。
该芯片还有电源和地线引脚各一个,故该芯片共有40个引脚。
1.2 4片Am2901芯片之间的连接
用4片Am2901芯片构成一个16位的运算器部件,4片间的连接关系如图2.2所示:
(1)由4片各自的D3-D0组成16位的数据输入D15-D0。
(2)由4片各自的Y3-Y0组成16位的数据输出Y15-Y0。
(3)有高低位进位关系的3组信号,在高低位相邻芯片间的连接关系是:
高位芯片的RAM0、Q0分别与低位芯片的RAM3、Q3相连;在串行进位方式下,高位芯片的Cn与低位芯片的Cn+4相连;Am2901芯片之间也可以选用一片Am2902器件实现快速进位。
此时,最低位芯片的RAM0与Q0是该16位的运算器的最低位的移位入/出信号,最高位芯片的RAM3与Q3是16位的运算器最高位的移位入/出信号。
最低位芯片的Cn是整个运算器的最低位进位输入信号。
最高位芯片的Cn+4是16位的完整运算器的进位输出信号
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 组员 实习 报告 概要