南京理工大学电工电子综合实验.docx
- 文档编号:7442666
- 上传时间:2023-01-24
- 格式:DOCX
- 页数:13
- 大小:120.34KB
南京理工大学电工电子综合实验.docx
《南京理工大学电工电子综合实验.docx》由会员分享,可在线阅读,更多相关《南京理工大学电工电子综合实验.docx(13页珍藏版)》请在冰豆网上搜索。
南京理工大学电工电子综合实验
电工电子综合实验
实验报告
数字计时器设计
姓名:
学号:
学院:
自动化学院
专业:
自动化
2013-9-6
一、实验目的:
1、掌握常见集成电路实现单元电路的设计过程。
2、了解各单元再次组合新单元的方法。
二、实验要求:
实现0分0秒到59分59秒的可整点报时的数字计时器。
三、实验内容:
1、设计实现信号源的单元电路。
2、设计实现0分0秒到59分59秒的计时单元电路。
3、设计实现快速校分单元电路,含防抖动电路。
4、加入任意时刻复位单元电路。
5、设计实现整点报时的单元电路。
四、实验所用元件及功能介绍
元件型号
数量
NE555
1片
CD4040
1片
CD4518
2片
CD4511
2片
74LS00
3片
74LS20
1片
74LS21
3片
74LS74
1片
电容
1个
电阻150
4个
电阻1k
1个
电阻3k
1个
单字屏共阴极数码管
2块
蜂鸣器
1个
开关
2个
2、主要芯片引脚图及功能表
、CD4511译码器
图CD4511译码器引脚图
表CD4511译码器功能表
输入
输出
LT
BI
LE
D4
D3
D2
D1
g
f
e
d
c
b
a
字符
测灯
0
×
×
×
×
×
×
1
1
1
1
1
1
1
8
灭零
1
0
×
0
0
0
0
0
0
0
0
0
0
0
消隐
锁存
1
1
1
×
×
×
×
显示LE=0→1时数据
译码
1
1
0
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
0
0
0
0
1
1
0
1
1
1
0
0
0
1
0
1
0
1
1
0
1
1
2
1
1
0
0
0
1
1
1
0
0
1
1
1
1
3
1
1
0
0
1
0
0
1
1
0
0
1
1
0
4
1
1
0
0
1
0
1
1
1
0
1
1
0
1
5
1
1
0
0
1
1
0
1
1
1
1
1
0
0
6
1
1
0
0
1
1
1
0
0
0
0
1
1
1
7
1
1
0
1
0
0
0
1
1
1
1
1
1
1
8
1
1
0
1
0
0
1
1
1
0
0
1
1
1
9
、CD4518计数器
图CD4518BCD码计数器引脚图
表CD4518BCD码计数器功能表:
输入
输出
CR
CP
EN
Q3
Q2
Q1
Q0
清零
1
×
×
0
0
0
0
计数
0
↑
1
BCD码加法计数
保持
0
×
0
保持
计数
0
0
↓
BCD码加法计数
保持
0
1
×
保持
、CD4040分频器
图CD4040分频器引脚图
、NE555定时器
图NE555定时器引脚图
表NE555定时器功能表
(引脚4)
Vi1(引脚6)
Vi2(引脚2)
VO(引脚3)
0
×
×
0
1
>2/3Vcc
>1/3Vcc
0
1
<2/3Vcc
<1/3Vcc
1
1
<2/3Vcc
>1/3Vcc
不变
、74LS74D触发器
图74LS74D触发器引脚图
表74LS74D触发器功能表
输入
输出
CP
D
清零
×
0
1
×
0
1
置“1”
×
1
0
×
1
0
送“0”
↑
1
1
0
0
1
送“1”
↑
1
1
1
1
0
保持
0
1
1
×
保持
不允许
×
0
0
×
不确定
、74LS00双四与非门
图74LS00双四与非门引脚图
、74LS20四入双与非门
图74LS20四入双与非门引脚图
、74LS21四入双与门
图74LS21四入双与门引脚图
3、电子计时器设计原理
、各部分电路解析
3.、脉冲发生电路
脉冲发生电路即为电子计时器产生脉冲的电路,本文采用NE555振荡器和CD4040分频器产生实验所需要的脉冲信号频率其中:
f0=[(R1+2R2)C]=R1=1KΩ,R2=3KΩ,C=0,047uF。
12
CD4040的最大分频系数是2,即Q12=f0/2=1Hz(理论值为,每小时慢秒),从Q12可以输出1Hz,从Q11可以输出2Hz,从Q6可以输出500Hz,从Q7可以输出1kHz。
图1
..2、计时电路
本文采用二—十进制加法计数器CD4518来实现来实现计时电路。
CD4518时一种常用的8421BCD码加法计数器。
每一片CD4518集成电路中集成了两个相互独立的计数器,正好作为计时器的分位(00—59)与秒位(00-59)的计数。
当清零端输入1,EN端为1且CP端输入时钟信号。
其输出端Q3Q2Q1Q0输出从0000到1001(即十进制中的0到9)的循环。
所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零,而用其进行分和秒的十位计数时,需要在Q3Q2Q1Q0输出0110时(即十进制中的6),对其进行清零(因为CD4518是异步清零)。
图2
、译码显示电路
本文选用CD4511数码管驱动芯片,将计数电路产生的即使信号转化为数码管的显示信号。
此处数码管选用共阴双字显示器,来自计数电路的信号通过译码器CD4511,为了避免电路中的电流过大而烧坏电路,本实验中在数码管的每一个显示输入端加上了限流电阻(约330欧姆)。
图3
、报时电路
记蜂鸣器的符号为W,根据报时要求实现三低一高整点报时(59分53秒、59分55秒、59分57秒低声报时,59分59秒高声报时)。
得到报时电路的表达式如下:
W=59′53″*f3+59′55″*f3+59′57″*f3+59′59″*f4
=59′53″(2″*f3+4″*f3+6″*f3+8″*f4)
本模块中采用74LS00、74LS20、74LS21、蜂鸣器的组合产生了需要的电路。
图4
3.、控制电路
、校分电路
为了快速对计时器进行调时,并且检测的电路报时功能。
在该电子计时器中设计了快速较分电路。
校分电路要实现的功能为:
当开关打到“0”时,计数器能够正常计数;当开关打到“1”时,分计数器输入2Hz的脉冲实现快速的计数,调整分位的显示,而秒位则保持不变。
考虑到事件情况中容易出现抖动的现象,电路中引入了D触发器,由于D触发器的输出端只在时钟的上升沿变化,而其他时刻保持上一次的电平,很好的实现了防抖动的功能。
相对应的在清零电路中也可以采用同样的方式解决抖动的问题。
图5
3.、清零电路
计时电路中的计数器,从00分00秒到59分59秒计时,可采用两片CD4518来实现。
采用CD4518来实现模六十计数器,用74LS00与非门来实现进位、清零工作,通过与非关系可以实现进位;通过实现拨动清零开关,可以使计数器清零。
4、总原理图
五、实验感想与总结
在上一学期数电知识和一些小实验的基础上,我们进行了这次电子电工综合试验。
本次实验是上大学以来我所经历的印象最深刻的实验。
在实物连线的时候,我一直很细心,因为如果一根线连错,最后不仅很难在导线密布的面包板上将它找出来,而且还会影响其它导线的布局。
此次实验我没有犯很多错,较为顺利地完成了实物连线,这与实验前充分的准备,合理的布局是分不开的。
通过本次多功能数字计时器的设计,我对于中规模集成电路有了初步的了解。
虽然我们之前学过数电,模电,并做过相关的实验,但并没有实际应用起来。
而此次的实验,却让我们自己动手设计一个成品,从原理分析、单元设计到最后的组成联接、功能调试,无一不是知识的全方面应用,每一个环节我都体会颇深。
首先是原理分析。
一个数字计时器的由哪几个部分组成,各自有什么作用,可以用什么器件或芯片来实现,这些都是要考虑的。
并且,由于电路板面的限制,引脚总图需要合理的布局,使排线尽可能贴着板面,而不要跨在芯片上。
否则最后的板面会很混乱,不仅影响美观,也会给后面的接线带来麻烦,甚至造成信号的干扰。
接着就是实际的接连电路了。
如何减少交差的排线,缩短线长,是必须要解决的问题。
由于整个电路是多个部分组成,因此就需要在每个功能模块完成后,都给与调试,避免总体调试产生问题时不知是什么地方出错,可以缩小问题范围,提高查错效率。
最后是总体的功能调试。
根据出现的问题,找到相应的模块电路进行检查,包括线的连接是否正确,各逻辑门是否正常工作,这点可以用发光二极管的亮灭来判断高低电平。
以此一步步查错,至查找成功。
此次实验提高了我们的逻辑思维能力,使我们在逻辑电路的分析与设计上有了很大的进步。
加深了我们对组合逻辑电路与时序逻辑电路的认识,进一步增进了对一些常见逻辑器件的了解;此次实验还让我认识到独立思考的能力的重要性。
最后,感谢老师在实验中几次重要的提醒与帮助,感谢同学对我的支援。
六、参考文献
1、《数字逻辑电路与系统设计》蒋立平主编电子工业出版社
2、《电工仪表与电路实验技术》马鑫金编著机械工业出版社
3、《模电数电基础实验及Multisim7仿真》蒋黎红黄培根朱维婷浙江大学出版社
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 南京理工大学 电工 电子 综合 实验
![提示](https://static.bdocx.com/images/bang_tan.gif)