习题及答案.docx
- 文档编号:7386873
- 上传时间:2023-01-23
- 格式:DOCX
- 页数:25
- 大小:199.76KB
习题及答案.docx
《习题及答案.docx》由会员分享,可在线阅读,更多相关《习题及答案.docx(25页珍藏版)》请在冰豆网上搜索。
习题及答案
第1章微型计算机概述
1.CPU在内部结构上由哪几部分组成?
CPU应具备哪些主要功能?
答:
a)CPU在内部结构上由以下几部分组成:
①算术逻辑部件(ALU);
②累加器和通用寄存器组;
③程序计数器(指令指针)、指令寄存器和译码器;
④时序和控制部件。
b)CPU应具备以下主要功能:
①可以进行算术和逻辑运算;
②可保存少量数据;
③能对指令进行译码并执行规定的动作;
④能和存储器、外设交换数据;
⑤提供整个系统所需要的定时和控制;
⑥可以响应其他部件发来的中断请求。
第2章16位和32位微处理器
1.8086从功能上分为哪几个部分?
答:
分为执行部件与总线接口部件。
2.8086的总线接口部件由哪几部分组成?
答:
4个段地址寄存器CS、DS、ES、SS;16位的指令指针寄存器IP;20位的地址加法器;6字节的指令队列。
3.8086的执行部件有什么功能?
由哪几部分组成?
答:
a)8086的执行部件的功能是负责指令的执行。
b)4个通用寄存器AX、BX、CX、DX;4个专用寄存器BP、SP、SI、DI;标志寄存器FLAGS和算术逻辑单元ALU。
4.状态标志和控制标志有何不同?
程序中是怎样利用这两类标志的?
8086的状态标志和控制标志分别有哪些?
答:
a)不同之处在于:
状态标志由前面指令执行操作的结果对状态标志产生影响,即前面指令执行操作的结果决定状态标志的值。
控制标志是人为设置的。
b)利用状态标志可进行计算和判断等操作。
利用控制标志可对某一种特定功能(如单步操作、可屏蔽中断、串操作指令运行的方向)起控制作用。
c)8086的状态标志有:
SF、ZF、PF、CF、AF和OF计6个。
d)8086的控制标志有:
DF、IF、TF计3个。
5.16位的8086系统刚复位时,系统的初始状态是怎样的?
复位后,系统从什么位置开始取出并执行第一条指令?
答:
系统复位时,FR、IP、DS、SS、ES及指令队列清零,CS置为0FFFFH。
6.8086加电后执行的第一条指令的内容及地址是什么?
答:
第1条指令是存储于0FFFF:
0000的JMP指令。
7.8086系统中,设段寄存器CS=1200H,指令指针寄存器IP=FF00H,此时,指令的物理地址是多少?
指向这一物理地址的CS和IP值是唯一的吗?
答:
a)该指令的物理地址=CS×10H+IP=21F00H。
b)指向这一物理地址的CS值和IP值不是唯一的
8.在总线周期的T1、T2、T3、T4状态,8086分别执行什么动作?
什么情况下需要插入等待状态TW?
TW在哪儿插入?
怎样插入?
答:
a)在总线周期的T1、T2、T3、T4状态,CPU分别执行下列动作:
①T1状态:
CPU往多路复用总线上发出地址信息,以指出要寻找的存储单元或外设端口的地址。
②T2状态:
CPU从总线上撤销地址,而使总线的低16位浮置成高阻状态,为传输数据做准备。
总线的高4位(A19~A16)用来输出本总线周期的状态信息。
③T3状态:
多路总线的高4位继续提供状态信息。
低16位(8088为低8位)上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。
④T4状态:
总线周期结束。
b)当被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据。
这时,外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一个“数据未准备好的信号”,于是CPU会在T3之后插入一个或多个附加的时钟周期TW。
c)TW插在T3状态之后,紧挨着T3状态。
d)插入的TW状态时的总线上的信息情况和T3状态的信息情况一样。
当CPU收到存储器或外设完成数据传送时发出的“准备好”信号时,会自动脱离TW状态而进入T4状态。
9.8086是怎样解决地址线和数据线的复用问题的?
ALE信号何时处于有效电平?
答:
a)在总线周期的T1状态,复用总线用来输出要访问的存储器或I/O端口的地址给地址锁存器8282(3片)锁存;在其他状态为传送数据或作传送准备。
地址锁存器8282在收到CPU发出的地址锁存允许信号ALE后,锁存地址。
b)ALE信号在每个总线周期的T1状态为有效高电平。
10.BHE#信号和A0信号是通过怎样的组合解决存储器和端口的读写操作的?
这种组合决定了8086系统中存储器偶地址体及奇地址体之间应该用什么信号区分?
怎样区分?
答:
a)组合情况如下:
A0
操作
所用的数据引腿
0
0
从偶地址开始读/写一个字
AD15~AD0
1
0
从偶地址单元或端口读/写一个字节
AD7~AD0
0
1
从奇地址单元或端口读/写一个字节
AD15~AD8
0
1
从奇地址开始读/写一个字(在第一个总线周期,将低8位数送AD15~AD8,在第二个总线周期,将高8位数送AD7~AD0)
AD15~AD8
AD7~AD0
1
0
b)用A0信号来区分偶存储体和奇存储体。
c)当A0=0时选中偶存储体,A0=1时选中奇存储体。
11.中断向量指什么?
放在哪里?
对应于8086的1CH的中断向量存放在哪里?
如果1CH的中断处理子程序从5110H:
2030H开始,则中断向量应该怎样存放?
答:
a)中断处理子程序的入口地址就是中断向量。
b)中断向量放在0段的0~3FFH区域的中断向量表中。
c)对应于类型号为1CH的中断向量应放在00070~00073H的4个单元中。
d)若1CH的中断向量为5110H:
2030H,则中断向量的存放方法为:
00070H存放30H,00071H存放20H(IP);00072H存放10H,00073H存放51H(CS)。
12.一个可屏蔽中断响应时,CPU要执行哪些读写周期?
对一个软件中断又如何?
答:
a)对可屏蔽中断响应,CPU要执行的读/写周期如下:
①执行两个中断响应总线周期。
并取得中断类型码。
②执行一个总线写周期。
标志寄存器FR值入栈。
③执行一个总线写周期。
CS值入栈。
④执行一个总线写周期。
IP值入栈。
⑤执行一个总线读周期。
读取中断处理子程序入口地址的偏移量→IP。
⑥执行一个总线读周期。
读取中断处理子程序入口地址的段地址→CS。
b)若是一个软件中断,则跳过上述第①步,而执行②~⑥步。
13.什么叫超标量流水线技术?
Pentium有哪两条流水线?
两条流水线有什么区别?
答:
a)超标量流水线就是一个处理器中有多条指令流水线。
b)Pentium中有U和V两条流水线。
每条流水线都分5级,包含独立的ALU、寄存器阵列、地址生成电路、数据Cache接口等。
c)U流水线是主要的流水线,可以执行任何指令。
V流水线中只能执行和U流水线当前执行指令“配对”的指令。
14.分支预测技术是基于怎样的规律而实施的?
叙述分支预测技术的实现原理。
答:
通过统计分析各种程序,发现了以下规律:
大多数分支指令转向每个分支的机会不均等;大多数分支指令排列在循环程序段中。
15.Pentium有哪几种工作方式?
如何在方式间转换?
答:
a)Pentium有4种工作方式:
实地址方式、保护方式、虚拟8086方式、系统管理方式。
b)加电启动后,进入实模式。
c)通过设置CR0寄存器的PE位进入保护模式;通过清除PE位进入实模式。
d)通过设置标志寄存器中的VM位进入虚拟86模式;通过清除VM退出虚拟86模式。
e)外部电路通过SMI#引脚送入有效的系统管理中断请求信号,使CPU进入系统管理模式。
执行RSM指令退出系统管理模式。
16.Pentium的保护方式主要保护什么?
答:
主要是对存储器的保护。
17.Pentium的地址线是双向的吗?
答:
是双向的。
输出:
对外选择存储器或IO设备;输入:
对内选择片内Cache。
18.实地址方式和虚拟8086方式都是类似于8086的方式,从使用场合和工作特点上看,这两种方式有什么主要差别?
19.什么叫段基址?
它有多少位?
什么叫段选择子?
段选择子包含哪些内容?
答:
a)实地址模式中,段在内存中的位置称为段基址,有20位,但因为段基址一定是16的整数倍,即最低4位一定是0,所以通常只保存段基址的高16位。
b)保护模式中,段寄存器中存储的是段选择子。
通过段选择子,在GDT或LDT中检索相应的段描述符,从段描述符中提供32位的段基址。
20.Pentium的段描述符寄存器中包含哪些内容?
答:
Pentium的每个段寄存器都有一个相应的段描述符寄存器,对用户或程序员透明。
它们存储着段寄存器中的段选择子对应的段描述符的备份。
每当依据段寄存器进行地址转换时,不需要查GDT或LDT得到段描述符,而是直接从相应的段描述符寄存器中得到段描述符的备份,加快了转换速度。
21.Pentium的逻辑地址、线性地址、物理地址分别指什么?
它们的寻址能力分别为多少?
22.Pentium采用哪几种描述符表?
这些表的设置带来什么优点?
答:
全局描述符表GDT;局部描述符表LDT;中断描述符表IDT。
23.Pentium的主要信号分为哪几类?
P57
24.Pentium的寄存器分为哪几类?
P48
25.Pentium的段寄存器中存储的是什么?
答:
若工作在实模式,段寄存器中存储的是20位段基址的高16位;如果工作在保护模式,段寄存器中存储的是段选择子。
26.Pentium有哪几种总线状态?
分别有什么特点?
P61
27.什么是突发式数据传输?
结合主教材中图2.37说明突发式读写周期的时序关系。
P64
答:
一次总线操作读写连续4个64位数据,加快信息存取。
突发式数据传输都跟Cache有关。
28.Pentium的中断机制和16位CPU有什么差别?
29.8086与Pentium最多支持几种中断类型?
答:
最多支持256种中断类型。
30.Pentium的异常指哪些情况?
答:
根据异常中断的报告方式和性质,Pentium将异常分为3类:
故障Faults,陷阱Traps,异常终止Aborts。
31.Pentium的保护机制的思想是怎样的?
P69
答:
Pentium的保护机制的设计思想是:
a)对存储器的每次访问进行保护性检查,若不符合,就产生保护性异常中断。
保护性检查和内存访问时的地址转换并行进行,不会影响系统的性能。
(段页两级存储保护)
b)对程序运行提供保护性措施。
(特权级保护)
32.CISC与RISC技术在Pentium中的体现。
P39
答:
Pentium采用了RISC与CISC的优点。
大多数指令是简化指令,仍保留部分复杂指令,用硬件来完成这类指令。
第3章Pentium的指令系统
1.Pentium的寻址方式有哪几类?
哪种方式的指令执行速度最快?
答:
Pentium的寻址方式有立即寻址、寄存器寻址、IO端口寻址、存储器寻址。
其中前两种速度最快。
2.IO指令有哪两类?
使用这两类指令要注意什么?
答:
IO指令分IO直接寻址与IO间接寻址指令。
注意寻址范围的不同,及是否使用DX作为间址寄存器。
3.存储器寻址时,最多可以包含哪些分量?
4.Pentium存储器寻址时的EA表达式是什么?
P77
5.用寄存器间接寻址方式时,BP、SP、ESP、EBP有什么特殊性?
答:
使用这四种寄存器作为基址寄存器的操作数的默认段寄存器为SS。
6.用非默认段进行寻址时,段寄存器怎样指出?
7.通用传送指令使用时,要注意什么问题?
P80
8.使用堆栈指令时要注意什么问题?
P82
9.Pentium是否有8位源操作数到16位寄存器的数据复制指令?
P80
答:
MOVSXMOVZX
10.下面这些指令中哪些是正确的?
哪些是错误的?
请说明原因。
Xchgcx,ax对
Mov[bx],[1000]错,两个操作数不能均为存储器单元
Xchgbx,ip错,IP不能直接赋值
Pushcs对
Popcs错,CS不能直接赋值
Inbx,dx错,IO指令只能使用累加器传输数据
Movbyte[bx],1000错,BytePtr才对
Movcs,[1000]错,CS不能直接赋值
11.为什么用增量指令或减量指令设计程序时,在这类指令后面不用进位标志CF作为判断依据?
答:
INC或DEC指令不影响CF标志
12.普通移位指令和循环移位指令在执行时有什么差别?
在编制乘除指令时,为什么常用移位指令来代替乘除指令?
答:
移位指令可以将一个二进制操作数乘以或除以2n,速度比乘法指令快。
13.用串指令设计实现如下功能的程序段:
首先将100个数从2170H处传输到1000H处,然后,从中检索与AL中字符相等的单元,并将此单元换成空格符。
14.使用条件转移指令时,特别要注意它们均为相对转移指令,请解释“相对转移”的含义。
如果要往较远的地方进行条件转移,程序中应如何设置?
答:
P108,条件转移的特点
15.带参数的返回指令用在什么场合?
设栈顶地址为3000H,当执行RET6后,SP的值是多少?
16.用循环控制指令设计程序段,从60个元素中寻找最大值,结果放在AL中。
17.中断指令执行时,堆栈的内容有什么变化?
中断处理子程序的入口地址是怎样得到的?
18.中断返回指令IRET和普通子程序返回指令RET在执行时有什么不同?
答:
IRET除了弹出栈顶的断点地址外,还弹出保存在堆栈中的标志寄存器的值。
19.以下程序将一个存储块的内容复制到另一个存储块,进入存储段时,SI中为源区起始地址的偏移量,DI中为目的区起始地址的偏移量,CX中为复制的字节数。
阅读此程序段并具体说明REPMOVSB指令使用时与哪些寄存器有关?
Pushdi
Pushsi
Pushcx
Cmpdi,si;比较源区与目的区地址的高低
Jbelower;若目的区地址较低,则转移
Std;目的区地址高,则设方向标志为1
Addsi,cx;从最后一个字节开始复制
Decsi;调整源区地址
Adddi,cx
Decdi;调整目的区地址
Jmpmovem
Lower:
Cld;从第一个字节开始复制
Movem:
Repmovsb
Popcx
Popsi
Popdi
Ret
20.Lock前缀应该使用在什么场合?
P166
21.Pentium设置了哪些支持高级语言的指令?
P122
第4章存储器、存储管理和高速缓存技术
1.DRAM根据什么原理进行刷新?
DRAM刷新控制器应具备什么功能?
P136
2.RAM有哪几种类型?
各有什么特点?
P136
3.存储器的片选信号有哪几种构成方法?
各有什么优缺点?
P140
4.32位微机的存储器是如何组织的?
32位系统中通常用什么作为体选信号?
在Pentium中,体选信号是什么?
P149
5.80386的地址线中没有A0与A1,而用BE0#~BE3#来产生A0和A1应起的作用。
这样作有什么优点?
结合数据线D0至D31说明这一点。
6.哪个部件实现逻辑地址到线性地址的转换?
哪个部件实现线性地址到物理地址的转换?
7.描述符表包含什么内容?
采用描述符表有什么优点?
P156
8.段选择子包含哪几个部分?
其中的索引字段有什么功能?
P153
9.Pentium系统中,有几种描述符表?
它们的数量分别是多少?
分别存储在什么地方?
答:
一个GDT,一个IDT,若干个LDT。
它们在内存中没有固定的位置。
10.局部描述符表和全局描述符表之间有什么关系?
在系统运行中,两者用什么参数来选择?
11.在多任务操作系统中,当任务切换时,LDTR与GDTR也一起切换吗?
答:
GDTR的内容不变,LDTR更换为当前任务的LDT的段选择子。
12.简述Pentium的段页两级存储管理及三种地址。
13.结合主教材图4.17,概述如何实现逻辑地址到线性地址的转换?
14.结合主教材图4.18,概述如何实现线性地址到物理地址的转换?
15.页组目录项表是如何在存储器中定位的?
页表又是如何定位的?
物理存储器中的一页和哪个表中的一项对应?
16.TLB是什么样的功能部件?
具体说明其中存放什么内容?
起什么作用?
17.Cache技术的基本思想和出发点是什么?
一个Cache系统由哪些主要部分组成?
18.主存与Cache间的映像关系有几种?
P165
19.结合主教材图4.24,说明在全相联Cache系统中,主存EF526CH单元的内容和地址是如何复制到Cache中的?
再说明在下次CPU读取EF526CH单元时,系统将如何操作?
20.直接映像方式的Cache系统为什么速度比全相联方式快?
以访问地址01FFF7H单元为例,结合主教材图4.25说明直接映像方式下系统将怎样动作?
21.Cache的数据一致性指什么?
如何保证数据一致?
P169
22.Cache系统中的Cache控制器主要完成哪些功能?
23.Cache系统如果在访问时未命中,系统将怎样动作?
24.影响Cache性能的主要因素是什么?
P176
25.Pentium的一级Cache分为几部分?
答:
分为数据Cache与代码Cache。
26.Pentium的两级Cache间如何保持数据一致性?
P174
第5章微型计算机和外设的数据传输
1.接口电路的作用是什么?
按功能可分为几类?
答:
a)接口电路的作用就是在外设和CPU之间起信息变换和缓冲功能。
b)按功能可分为两类:
1一种是使微处理器正常工作所需要的辅助电路。
2另一种是输入/输出接口电路。
2.数据信息有哪几类?
举例说明它们各自的含义。
答:
a)数据信息有四类:
数字量、模拟量、开关量、脉冲量。
b)如键盘、磁带机等就是数字量信息;温度、湿度、压力等转换的电信号就是模拟量;电机的起停、发光设备的亮灭等都是开关量;计数脉冲、定时脉冲等都是脉冲量。
3.CPU和IO设备之间传送的信息有哪几类?
如何传输?
答:
CPU和IO设备间通常有数据信息、控制信息、状态信息等三类信息需要传输。
他们都是通过数据总线传输的。
4.什么叫端口?
通常有哪几类端口?
答:
a)CPU和外设进行数据传输时,各类信息在接口中进入不同的寄存器,一般称这些寄存器为I/O端口。
b)有数据端口、控制端口、状态端口三类。
5.计算机对IO端口编址时通常采用哪两种方法?
答:
在微型计算机中通常用两种I/O端口编址方式:
统一编址(存储器映象寻址),IO独立编址。
6.如何使多个IO端口寄存器对应同一个端口地址?
答:
因为这两个端口一个是只读端口,一个是只写端口。
而CPU对一个I/O端口地址可进行读/写两种访问。
如果将这两个只读和只写端口编为一个地址,则CPU对该端口地址读操作对应的是只读端口;CPU对该端口地址写操作则对应的是只写端口,互不影响。
因此可以使两个单向的只读和只写端口对应一个端口地址。
7.CPU和外设之间的数据传送方式有哪几种?
实际选择某种传输方式时,主要依据是什么?
a)CPU和外设之间的数据传送方式有三种:
程序方式、中断方式、DMA方式。
b)主要依据是外设的情况(外设的速度和外设提供信息的方式)。
8.条件传送方式的工作原理是怎样的?
主要用在什么场合?
a)条件传送方式的工作原理是:
外设给CPU提供一个状态信息,当CPU要访问外设时,必须先检测该状态信息是否合乎要求,不停检测直至合乎要求时才进行CPU对外设的访问。
b)查询方式主要用在外设较少,数据交换不频繁的非实时系统的场合。
9.查询式传送方式有什么优缺点?
中断方式为什么能弥补查询方式的缺点?
a)查询式传送方式缺点是:
花费CPU的时间作等待循环,大大降低了CPU的运行效率。
b)中断方式是在外设准备就绪时向CPU申请中断,再进行传送,因而CPU无需花费时间作等待循环,弥补了查询方式的缺点。
10.叙述可屏蔽中断的响应和执行过程。
1接口发中断请求信号。
2CPU的IF=1时,当前指令执行完后,CPU进行中断回答,发两个INTA#负脉冲。
3接口将中断类型号n送CPU。
4当前的PSW、CS和IP推入堆栈,并清除IF和TF。
5(4×n)作为IP,(4×n+2)作为CS,即取中断向量。
6执行中断子程序,并开中断。
7中断返回IRET指令使IP、CS和PSW弹出堆栈。
8返回被中断的程序。
11.通常解决中断优先级的方法有哪几种?
各有什么优缺点?
a)有软件查询方式、简单硬件方式——菊花链法、专用硬件方式三种。
b)软件查询方式的优点是节省硬件,缺点是中断响应时间长;简单硬件方式的优点是中断响应时间短,硬件较简单,缺点是优先级固定,变动起来很麻烦;专用硬件方式优点是对优先级可编程修改,中断管理非常方便,缺点是硬件复杂的多,好在有专用的中断控制器。
12.和DMA方式比较,中断传输方式有什么不足之处?
答:
CPU执行一次传送要花费许多与传送操作无关的指令执行等时间,另外中断传送方式不能进行数据块传送,而是按字节或字传送。
13.DMA控制器应具备哪些功能?
为此,DMAC应该具有哪些功能部件?
14.叙述用DMA方式传输单个数据的全过程。
第6章串并行通信和接口技术
1.怎样进行奇偶校验?
如果用偶校验,现在所传输的数据中,1的个数为奇数,校验位就为多少?
答:
a)奇偶校验:
在原始信息位末尾添加一位校验位,使信息位加校验位中1的个数为偶数(偶校验)或奇数(奇校验)。
b)校验位为1。
2.接口部件和总线之间一般有哪些部件?
它们分别完成什么功能?
答:
a)接口部件与总线间一般有外部逻辑电路和地址译码器等部件。
b)外部逻辑电路把CPU送来的一些控制信号翻译成联络信号。
地址译码器将总线提供的I/O地址翻译成对接口的片选信号。
3.为什么串行接口部件中的4个寄存器可以只用1位地址来进行区分?
答:
一位地址线可编址二个地址,再加上读和写信号可对2个只读寄存器和2个只写寄存器进行端口寻址。
而串行接口部件的控制寄存器和数据输出寄存器是只写的,状态寄存器和数据输入寄存器是只读的,所以可用一位地址线来区分。
4.在数据通信系统中,什么情况下可用全双工方式,什么情况下可用半双工方式?
答:
对于近距离较大信息量的传输应采用全双工方式。
而对于远距离或较少信息量的传输或单向的输入或输出设备时应采用半双工方式。
5.在全双工串行通信接口中,接收波特率与发送波特率有关系吗?
答:
大多数接口的接收波特率与发送波特率可分别设置,通过编程指定。
6.什么叫同步通信方式?
什么叫异步通信方式?
它们各有什么优缺点?
答:
a)在同一时钟控制下需用同步字符同步的信息按组传送的方式叫同步通信方式。
b)在两个相近频率的时钟分别控制下只需一个起始位的信息按字符传送的方式叫异步通信方式。
c)在传输率相同时同步方式的信息有效率要比异步方式下的高。
但同步方式必须传送时钟信号,异步方式只要两端的时钟频率相近即可。
7.设异步传输时,每个字符对应1个起始位、7个信息位、1个奇偶校验位和1个停止位,如果波特率为9600,则每秒钟能传输的最大字符数是多少?
答:
传输一个字符需要1+7+1+1=10个比特位,而波特率为9600,所以每秒钟可以传输个字符。
8.8251A是8位的串行通信接口芯片吗?
只能使用在8位系统中吗?
答:
8251A是8位的串行通信接口芯片,可以使用在8位或16位系统中。
9.8251A和CPU之间有哪些连接信号?
其中C/D#和RD#、WR#如何结合起来完成对命令、数据的写入和状态、数据的读
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 习题 答案
![提示](https://static.bdocx.com/images/bang_tan.gif)