数字时钟的Multisim设计与仿真样本.docx
- 文档编号:7359799
- 上传时间:2023-01-23
- 格式:DOCX
- 页数:10
- 大小:335.84KB
数字时钟的Multisim设计与仿真样本.docx
《数字时钟的Multisim设计与仿真样本.docx》由会员分享,可在线阅读,更多相关《数字时钟的Multisim设计与仿真样本.docx(10页珍藏版)》请在冰豆网上搜索。
数字时钟的Multisim设计与仿真样本
电子电路Multisim设计和仿真
学院:
专业和班级:
姓名:
学号:
数字时钟Multisim设计和仿真
一、设计和仿真规定
学习综合数字电子电路设计、实现和调试
1.设计一种24或12小时制数字时钟。
2.规定:
计时、显示精准到秒;有校时功能。
采用中小规模集成电路设计。
3.发挥:
增长闹钟功能。
二、总体设计和电路框图
1.设计思路
1).由秒时钟信号发生器、计时电路和校时电路构成电路。
2).秒时钟信号发生器可由555定期器构成。
3).计时电路中采用两个60进制计数器分别完毕秒计时和分计时;24进制计数器完毕时计时;采用译码器将计数器输出译码后送七段数码管显示。
4).校时电路采用开关控制时、分、秒计数器时钟信号为校时脉冲以完毕校时。
2.电路框图
三、子模块详细设计
1.由555定期器构成1Hz秒时钟信号发生器。
由下面电路图产生1Hz脉冲信号作为总电路初输入时钟脉冲。
图2.时钟信号发生电路
2.分、秒计时电路及显示某些
在数字钟控制电路中,分和秒控制都是同样,都是由一种十进制计数器和一种六进制计数器串联而成,在电路设计中我采用是统一器件74LS160D反馈置数法来实现十进制功能和六进制功能,依照74LS160D构造把输出端0110(十进制为6)用一种与非门74LS00引到CLR端便可置0,这样就实现了六进制计数。
由两片十进制同步加法计数器74LS160级联产生,采用是异步清零法。
显示某些用是七段数码管和两片译码器74LS48D。
图3.分秒计时电路
3.时计时电路及显示某些
由两片十进制同步加法计数器74LS160级联产生,采用是同步置数法,u1输出端为0011(十进制为3)与u2输出端0010(十进制为2)通过与非门接两片置数端。
显示某些用是七段数码管和两片译码器74LS48D。
图4.时计时电路
4.校时电路
校时电路采用开关控制时、分、秒计数器时钟信号为校时脉冲以完毕校时。
如图,当开关A,B闭合,C,D断开时,电路进行正常计时工作;当开关A,B断开,C,D闭合时,就可以自动进行校时。
固然也可以手动校准时间,这是需要不断地闭合、断开开关,每次只变化一种数。
其中C是校时开关,D是较分开关,开关E用来控制秒得校准,断开时,秒显示为0。
图5.校时电路
四、整体电路原理图
整体电路共分为五大模块:
脉冲产生某些、计数某些、译码某些、显示某些、校时某些。
重要由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管、时间校准电路构成。
数字钟数字显示某些,采用译码与二极管串联电路,将译码器、七段数码管连接起来,构成十进制数码显示电路,即时钟显示。
要完毕显示需要6个数码管,八段数码管需要译码器械才干显示,然后要实现时、分、秒计时需要60进制计数器和24进制计数器,在在仿真软件中发生信号可以用函数发生器仿真,频率可以随意调节。
60进制也许由10进制和6进制计数器串联而成,频率振荡器可以由晶体振荡器分频来提供,也可以由555定期来产生脉冲并分频为1Hz。
计数器输出分别经译码器送显示屏显示。
计时浮现误差时,可以用校时电路校时、校分。
图6.整体电路图
五、仿真成果
1.1hz脉冲产生电路仿真
振荡器可由晶振构成,也可以由555与RC构成多谐振荡器。
由555定期器得到1Hz脉冲,功能重要是产生原则秒脉冲信号和提供功能扩展电路所需要信号。
仿真分析开始前可双击仪器图标打开仪器面板。
准备观测被测试波形。
按下程序窗口右上角启动/停止开关状态为1,仿真分析开始。
若再次按下,启动/停止升关状态为0,仿真分析停止。
电路启动后,需要调节示波器时基和通道控制,使波形显示正常。
为了便于观测特把频率加大。
由图可见,所设计电路可以产生方波。
2.脉冲输出电压观测
在仪表栏里选用万用表接到555定期电路输出端,设立万用表输出为直流电压。
点击运营按钮,由仿真成果可知脉冲输出电压较稳定,开始小幅度变化,最后稳定在3.33v。
与最初设计基本相符。
图8.脉冲数出电压电路
3.60进制计数器计数仿真成果
如图连接好电路,点击运营按钮,通过观测电路仿真成果所设计电路是对的,可以正常工作。
计数显示从0到59。
当计数器数到59后有一种短暂60显示,这是异步清零因素。
实际工作后不会浮现计数不准现象。
图9.60进制计数器计数仿真电路
4.24进制计数器计数仿真成果
给电路加脉冲信号源,频率可以加大。
如图,频率为1kHz,通过观测电路仿真成果可以看到显示数字是从0到23与设计相符。
特别注意74LS160连接。
图10.24进制计数器计数仿真电路
5.总体电路仿真成果
1).秒计数向分计数进位仿真。
如图连接好电路,点击运营后,可以看到秒计数计到59后可以向分计数器进位,电路运营正常。
2).分计数向时计数进位仿真。
给分计数器个位计数片上加1kHz时钟信号源,通过运营仿真后,可以看出分位计数到59时可以向时位进位。
电路运营正常。
6.开关校时电路仿真成果
校时电路由开关、或非门和反相器构成,当A、B、E闭合,C、D断开时,电路正常计时;当A、B随意,C、D闭合时,时,分自动校时;当手动校时时,每开关一次示数增长1。
E开关用来较秒,闭合时正常工作,断开时秒显示屏为零,整个电路不工作。
可以起到较秒作用。
通过仿真实验开关设立合理,可以起到预定效果,可以有效地校准时、分、秒。
六、结论
由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路,通过仿真得出较抱负成果,阐明电路图及思路是对的,可以实现所规定基本功能:
计时、显示精准到秒、时分秒校时。
七、运用Multisim仿真软件设计体会
通过对软件Multisim学习和使用,进一步加深了对数字电路结识。
在仿真过程中遇到许多困难,但通过自己努力和同窗协助都一一克服了。
一方面,连接电路图过程中,数码管不能显示,后经图形放大后才发现是电路断路了。
另一方面,布局时候因元件比较多,整体布局比较困难,因子电路不如原电路直观,最后在不断努力下,终于不用子电路布好整个电路。
调试时有器件在理论上可行,但在实际运营中就无法看到效果,因此得换不少器件,有时无法找出错误便更换器件重新接线以使电路正常运营。
在整个设计中,74LS160接线比较困难,重复修改了多次,在认真学习其用法后采用归零法和置数法设计出60进制和24进制计数器。
同步,在最后仿真时,预置频率一开始用是1hz,成果仿真成果反映很慢,后把频率加大,这才在短时间内就能看到所有成果。
总之,通过这次对数字时钟设计与仿真,为后来电路设计打下良好基本,某些经验和教训,将成为宝贵学习财富。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 时钟 Multisim 设计 仿真 样本
![提示](https://static.bdocx.com/images/bang_tan.gif)