毕业设计156数字频率合成器正文.docx

毕业设计156数字频率合成器正文.docx

《毕业设计156数字频率合成器正文.docx》由会员分享，可在线阅读，更多相关《毕业设计156数字频率合成器正文.docx（19页珍藏版）》请在冰豆网上搜索。

毕业设计156数字频率合成器正文

1前言

频率合成（FrequencySynthesis）是指以一个或数个参考频率为基准，在某一频段内，综合产生并输出多个工作频率点的过程。

基于这个原理制成的频率源称为频率合成器（FrequencySynthesizer）

目前，频率合成器已经成为电子技术、空间技术和通信技术中的一个重要组成部分。

例如在无线电收、发信机中，广泛采用频率合成器作为收、发信机的振荡频源。

频率合成器还广泛地应用于雷达、导航、频率时间标准等各个技术领域。

例如，在雷达及电子对抗中，利用频率合成器可以迅速而又准确地改变频率，以避开敌机的侦察和干扰。

在各种精密仪表中，频率合成器能够提供高分辨率、低噪声（相位噪声）的信号，以适应各种精密测量的需要。

频率合成器可分为直接式频率合成器,间接式（或锁相）频率合成器和直接式数字频率合成器。

直接式频率合成器是最先出现的一种合成器类型的频率信号源。

这种频率合成器原理简单,易于实现。

其合成方法大致可分为两种基本类型:

一种是所谓非相关合成方法;另一种称为相关合成方法。

间接式频率合成器又称为锁相频率合成器。

锁相频率合成器是目前应用最广的频率合成器。

本设计的频率合成器也是利用锁相环来实现的。

频率合成器的主要性能指标有：

频率范围，频率间隔，波道数，频率转换时间，频率稳定度与准确度等。

本设计中的频率合成器工作频率范围为200HZ～200KHZ，分为三个频段，即200HZ～2KHZ，频率间隔200HZ，2KHZ～20KHZ，频率间隔为2KHZ，20KHZ～200KHZ，

频率间隔为20KHZ。

主要通过锁相环和倍频，分频器来实现。

最后输出的频率用LED显示出来。

2总体方案设计

本设计要求设计频率合成器工作频率范围为200HZ～200KHZ，分为三个频段，即200HZ～2KHZ，频率间隔200HZ，2KHZ～20KHZ，频率间隔为2KHZ，20KHZ～200KHZ，频率间隔为20KHZ。

实现的方法有多种，可用直接合成，锁相环式，锁相环式的实现方法又有多种，例如可变晶振，也可变分频系数M，还可以用单片机来实现等等。

2.1方案设计

方案一

图2.1方案一原理框图

如图2.1所示，首先由晶体振荡器产生20KHZ的频率，即fi为20KHZ。

按键1按下时，分频比M为1，N的值通过单片机编程预置，并可通过“N加1键”和“N减1键”作相应改变。

然后经单片机的I/O口输出作为1～N分频电路的数据输入。

再经过锁相环CC4046，因此可实现输出频率从20K～200KHZ，频率间隔为20KHZ。

M和N的值确定后，由公式f0=fi*N/M可计算出产生频率的具体值。

经软件编程计算后由单片机输出显示。

同理，当按键2按下时，由于晶振产生的信号经过了十分频，M为10。

当按键3按下时，M为100，其余部分不变。

通过改变M的值实现了三个不同的频段和频率间隔。

方案二

图2.2方案二原理框图

如图2.2所示，首先由三个晶体振荡器分别产生20KHZ，2KHZ和200HZ的频率，然后通过三个按键选择频率通断，被选择的频率送入锁相环输入端作为基准频率。

由此实现频段的选择。

由1～N分频电路实现不同的频率间隔。

可用一个十进制可逆计数器实现1～N分频电路的数据预置。

从锁相环输出的频率经数字频率计测频后由LED显示。

方案三

图2.3方案三设计框图

如图2.3，这是最早出现最先使用的一种频率合成器。

它是由一个或多个晶体振荡器经过开关转换、分频、倍频、混频、滤波得到所需要的频率。

其本质是只要选取不同的谐波并且进行相应的组合就可以得到所寻要的频率。

虽然提出的时间早，最初的方案也显得十分落后，但由于直接模拟合成具有频率捷变速度快，相位噪声低的主要优点而使之在频率合成领域占有重要的地位。

2.2方案比较

方案一和方案二都是锁相式频率合成器。

本质上相同。

只是实现方法上有差别。

方案一用一个晶振经两次分频分别作为锁相环的输入信号。

方案二用了三个晶振。

方案一用了单片机完成N分频电路数据输入和最后频率的换算，并送至LED作显示。

方案二

没有使用单片机，采用十进制可逆计数器实现1～N分频电路的数据预置。

最后用了测频电路将产生的频率输出显示。

比较之下，方案一的电路较简单，由于使用了单片机控制比较方便，还可以通过改变软件设计改变功能。

方案三是直接式频率合成器。

直接模拟频率合成器容易产生过多的杂散分量以及设备量大因而体积大，价格昂贵不便于集成化是其主要缺点。

优点是频率捷变速度快，相位噪声低。

2.3方案选择

经过对三个方案从各方面的比较，我选择了第一种方案。

原因是方案一由于使用了单片机，电路较简单。

并且可通过对程序的修改产生更多的频率。

而方案二和方案三都有各自的不足。

3单元模块设计

3.1晶振模块设计

本设计中晶振与74LS05组成晶体振荡器，提供20KHZ的基准频率，其连接图如图3.1所示。

图3.1晶振模块电路

如图3.1。

图中R使右边的74LS05工作于线性放大区。

晶体的等效电感，C1构成谐振回路。

现代的接收机（如电视机、收音机）大多采用超外差接收方式。

如要接收的信号的载波频率为fC，则接收机要产生一个本振信号，其频率fL=fC+fI，其中fI为中频。

在模拟调谐方式中，本振信号一般是由LC振荡回路产生的。

调谐（调台）时，一般是用改变LC振荡回路中电容的容量（如改变变容二极管的反向偏压），来改变本振信号的频率，从而达到选台的目的。

在数字调谐方式中，本振信号则是用锁相环的方法来产生。

即由晶振电路产生频率高稳定的标准信号，再用锁相环倍频的方法产生本振信号，通过改变锁相环反馈回路分频比的方法来改变本振信号频率，所以数字调谐的关键就是解决如何置数的问题。

晶体振荡器是频率综合器中关键的部件，它的好坏直接关系到整个系统的性能。

因此，在选择晶体振荡器时，根据要求的性能指标和所需频点，我选择晶体振荡频率为20KHZ的正弦波基准信号，通过如图3.1所示电路将其转换为数字信号，本设计中所用的都是数字式的倍频电路，以便以后直接形成矩形脉冲信号。

3.2数字锁相环倍频模块设计

如图3.2所示为数字式倍频环的设计框图:

图3.2利用锁相环实现的倍频器

如图3.2，首先基准频率fi从信号输入端输入进入到锁相环，由锁相环的知识我们可以知道Fi=fo/N,所以就有fo=fi*N从而实现了输出频率为输入频率的N倍转换。

由此来实现倍频。

其具体电路如图3.3所示。

首先由正弦晶体振荡器形成来的脉冲信号进入到锁相环的第14脚，其输入的相位与反馈到3脚的反馈信号进行比较，如果他们之间的相位有差别，那么他就会触发鉴相器输出电压，输出的电压经过环路滤波器也就是一个低通滤波器，以后进入到压控振荡器，由此电压去驱动压控振荡器输出一个频率。

此频率脉冲由反馈进入到计数器74LS191。

本设计中74LS191通过单片机预置数可选择为十进制实现倍频为1～10。

通过“N加1键”和“N减1键”经单片机控制预置数字，则可实现步进为一固定值。

但本设计中因为有三个档位，涉及到换档的问题。

本设计中是通过改变M的值，即改变输入锁相环的频率值来实现的。

图3.3利用CC4046设计的倍频环电路图

锁相环的基本工作原理介绍：

设输入信号Vi的相位为零，相位比较器的输出Ve（t）亦为零，则低通滤波器的输出信号Vd（t）=0,,压控振荡器VCO处于自由振荡状态，输出一个振荡频率为fv,相位为θv的信号，当输入信号ＶI的相位为θi时，θi与θv通过相位比较器进行比较输出一个与相位相差△θ＝θi－θv的大小成比例的误差电压Ｖe（t）,经低通滤波器滤除Ｖe（t）中的高频成分，输出一个变化缓慢的控制电压Ｖd（t）.此电压控制压控振荡器的输出相位，使θv向θi靠近，直到△θ为零或者△θ为常数，环路才稳定下来，即进入锁定状态。

环路锁定时压控振荡器的输出频率fv输入信号的频率fi相等，如果fi是一个高稳定的基准信号，则fv也具有fi的稳定度，这就是锁相环的基本工作原理。

3.2.1锁相环的同步与捕捉

锁相环的输出频率（或VCO的频率）ωo能跟踪输入频率ωi的工作状态，称为同步状态，在同步状态下，始终有ωo=ωi。

在锁相环保持同步的条件下，输入频率ωi的最大变化范围，称为同步带宽，用ωH表示。

超出此范围，环路则失锁。

失锁时，ωoωi，如果从两个方向设法改变ωi，使ωi向ωo靠拢进而使ωo=（ωi－ωo），当ωo小到某一数值时，环路则从失锁进入锁定状态。

这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带ωp。

同步带ωH，捕捉带ωp和VCO中心频率ωo的关系如图3.3所示。

图3.4捕捉带和同步带的示意图

3.2.2压控振荡器

压控振荡器是振荡频率ω0受控制电压UF（t）控制的振荡器，即是一种电压——频率变换器。

VCO的特性可以用瞬时频率ω0（t）与控制电压UF（t）之间的关系曲线来表示。

未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO的振荡频率，称为自由振荡频率ωom，或中心频率，在VCO线性控制范围内，其瞬时角频率可表示为：

ωo（t）=ωom+K0UF（t）

式中，K0—VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。

3.2.3环路滤波器

这里仅讨论无源比例积分滤波器。

其传递函数为：

式中：

τ1=R1C

图3.5环路滤波器示意图

τ2=R2C

3.3十分频电路设计

本设计中是先产生20KHZ的信号，再经两个十分频器分别产生2KHZ和200HZ的信号，通过频段选择按键，分别送入锁相环的频率输入端。

十分频器在本设计中的连接如图3.6所示。

十分频器由同步置数，异步清零的16进制加计数器。

预置数为0110即6，当计数到15时进位端TC发出一个脉冲信号。

经反相器送入置数端控制计数器置数。

图3.6十分频电路设计

3.4控制部分电路设计

本设计中有五个按键，其中S1，S2，S3用于选择不同的频段，另有两个按键“步进加一”和“步进减一”控制在某个频段内加一个频率间隔或减少一个频率间隔。

控制部分由单片机辅助实现。

其与单片机的电路连接如图3.7所示。

S1，S2，S3分别与单片机的P3.7，P3.4，P3.5脚相连。

当某一个按键按下时，软件设计中通过判断这几个引脚有无脉冲输入从而判断是哪一个键被按下。

从而取得M的值。

当S1按下时M为1，S2按下时M为10，S3按下时M为100。

即P3.1有脉冲输入时M为1，P3.4有脉冲输入时M为10，P3.5有脉冲输入时M为100。

另有两个按键“步进加一”和“步进减一”分别与单片机的P2.6和P2.7脚相连。

当“步进加一”键按下时，软件设计中N值加一。

相应的从单片机P0口输出给N分频器的预置数减一。

同理，“步进减一”键按下时，软件设计中N值减一。

相应的从单片机P0口输出给N分频器的预置数加一。

再把M和N的值代入公式计算出相应的频率输出值送显示部分显示。

图3.7控制部分电路设计

3.5显示部分电路的设计

本设计中M和N的值送入单片机后经计算得出输出的频率值再输出由6个LED数码管显示出来。

该实现方式是通过89C51串行输入,再串行输出到74LS164,再经过74LS164并行输出到数码显示管。

单片机89C51的串行口设定工作在方式0状态.在方式0时,89C51的串行口起到一个一位寄存器的作用.RXD引脚输出端,TXD引脚输出移位时钟.一个字节输出完毕AT89C51自动发送中断标志TI置位.这种显示方式的优点是可以显示位数多，显示亮度大，显示程序简单，主程序不必扫描显示接口，因此有更多的时间用于完成其它任务。

显示部分在本设计中的电路连接如图3.8所示。

图3.8显示部分电路连接

4系统软件设计

4.1程序流程图

图4.1程序流程图

系统软件设计主要包括：

键扫描子程序，显示子程序。

预置和运算。

其功能是实现对N分频电路的数据输入，再将M和N的值进行运算，并将计算出的频率值送至LED显示。

4.2核心程序代码

4.2.1键扫描部分代码

KEYSCAN:

NOPJBP2.6,KEY1;P2.6为1时跳至KEY1

LCALLDELAY60;延时JBP2.6,KEY1;再判断P2.6状态

ADDA,01H;N加1

MOV30H,A;N值放在30H中

LJMPKEYSOUT;退出键扫描

KEY1:

JBP2.7,KEY2;P2.7为1时跳至KEY2

LCALLDELAY60;延时JBP2.7,KEY1;再判断P2.7状态

SUBA,01H

MOV30H,A;N减1

LJMPKEYSOUTKEY2:

JBP3.7,KEY3;P3.7为1时跳至KEY3

MOV31H，#01H;M赋值为1

……

KEYSOUTRET

4.2.2显示部分代码

DIR:

SETBP3.3;P3.3=1,允许TXD引脚同步移位脉冲输出

MOVR7,#08H;送出的段码个数，R7为段码个数计数器

MOVR0,#7FH;7FH～78H为显示数据缓冲区

DL0:

MOVA，@R0;取出要显示的数送A

ADDA，#0DH;加上偏移量

MOVCA,@A+PC;查段码表SEGTAG，取出段码

MOVSBUF，A;将段码送SBUF

DL1:

JNBTI,DL1;输出段码，查询TI状态，1B的段码输出完否？

CLRTI;1B的段码输出完，清TI标志

DECR0;指向下一个显示数据单元

DJNZR7,DL0;段码个数R7是否为0，如不为0，继续送段码

CLRP3.3;8个段码输出完毕，关闭显示器输出

RET;返回

SEGTAB:

DB0C0H,0F9H,0A4H;共阳极段码表，0，1，2

DB0B0H,099H,092H;3,4,5

DB082H,0F8H,080H;6,7,8

DB0F8H;9

5主要元器件介绍

5.1锁相环CC4046

CC4046是CMOS工艺，16支引出端的双列直叉式封装（如图4.1所示），能在DC～1MHz频率范围内工作．其压控振荡器输出波形为占空比等于0．5的方波．中心频率由外接电阻电容确定，不需要用电感元件．振荡电平可与CMOS电路的电平兼容．鉴相器输出端在锁定情况下呈现高阻态，可适于外接最简单的滤波器．

图5.1CC4046封装外形图

图5.2CC4046引脚图

如图4.1，其中PD01～PD03：

相位比较器输出PD11～PD12：

相位比较器输入

VCOn：

压控振荡器输出INH：

控制信号

C1，C2：

外接电容VCO1：

压控振荡器输入

SF0：

跟随器输出R1，R2：

外接电阻

V2：

齐纳稳压管负极VDD：

正电压

5.2单片机AT89C51的介绍

单片机即单片微型计算机，是把中央处理器、存储器、定时/计数器、输入输出接口都集成在一块集成电路芯片上的微型计算机。

与应用在个人电脑中的通用型微处理器相比，它更强调自供应（不用外接硬件）和节约成本。

它的最大优点是体积小，可放在仪表内部，但存储量小，输入输出接口简单，功能较低。

AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—FalshProgrammableandErasableReadOnlyMemory）的低电压，高性能CMOS8位微处理器，俗称单片机。

该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。

由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。

图5.3AT89C51引脚图

AT89C51的引脚图如图4.3所示。

下面介绍管脚功能。

P0口：

P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。

当P1口的管脚第一次写1时，被定义为高阻输入。

P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。

    P1口：

P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。

P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。

    P2口：

P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。

并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

这是由于内部上拉的缘故。

P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。

在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。

  P3口：

P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。

当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。

作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

RST：

复位输入。

当振荡器复位器件时，保持RST脚两个机器周期的高电平时间。

ALE/PROG：

当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。

 PSEN：

外部程序存储器的选通信号。

在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。

但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。

 EA/VPP：

当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。

注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。

    XTAL1：

反向振荡放大器的输入及内部时钟工作电路的输入。

    XTAL2：

来自反向振荡器的输出。

5.3集成计数器74LS161

本实验所用集成芯片为异步清零同步预置四位二进制递增计数器74LS161，集成芯片的各功能端如图4.4所示，其功能见附表。

图5.474LS161引脚图

74LS161为异步清零计数器，即

端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。

74LS161具有同步预置功能，在

端无效时，

端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。

和

都无效，ET或EP任意一个为低电平，计数器处于保持功能，即输出状态不变。

只有四个控制输入都为高电平，计数器（161）实现模16加法计数，Q3Q2Q1Q0=1111时，CO=1。

6设计总结

通过这次课程设计，使我体会到课程设计是一个既艰辛又有趣的过程。

本文是基于数字锁相环CC404而设计的一个频率合成器，由于功能器件受到工作频率的限制以及频率稳定度和精确度的考虑。

在无线应用中，相位噪声和寄生输出是频率合成器的关键参数。

降低频率合成器的相位噪声和抑制其相应的寄生输出，一直是设计者追求的目标。

所以为了使设计最优化，我们对不同的频率段，用不同的器件，以及多种合成方法相互取长补短的设计理念，来达到更好的目的。

通过各种各样的方案比较我们能够了解到当前此种设计的最前沿技术。

了解进行一项相对比较大型的科技设计所必不可少的几个阶段。

设计能够从理论设计和工程实践相结合、巩固基础知识与培养创新意识相结合、个人作用和集体协作相结合等方面全面的培养学生的全面素质。

我经过这次系统的设计，熟悉了对一项课题进行研究、设计和实验的详细过程。

这些在我们在将来的工作和学习当中都会有很大的帮助。

通过该设计使我对频率合成器有了更深刻的了解，积累了很多元器件的知识。

为以后的设计和工作打下了奠定了基础，从此设计当中我们培养起了我们做电子设计的兴趣。

最后感谢胡兵老师对我们这次设计的深切指导，让我们在设计当中取得了不少的进步。

7参考文献

[1]谢自美编著．电子线路设计·实验·测试[M]．华中科技大学出版社，2000

[2]康华光主编．电子技术基础数字部分（第四版）[M]．高等教育出版社，1998

[3]姚福安编著．电子电路设计与实践[M]．山东科学技术出版社，2001

[4]崔葛谨主编．数字电路实验基础[M]．同济大学出版社，2005

[5]唐颖、马杰、王海云主编．数字电路[M]．重庆大学出版社，2004

[6]陆坤，奚大顺，李之权等.电子设计技术[M].成都：

电子科技大学出版社，1997.4

[7]阎石．数字电子技术基础（第五版）[M]．北京：

高等教育出版社，2005.5

[8]张洪润.电子电路及应用[M].北京清华大学出版社，2005.5

[9]沈伟慈.高频电路［M］.西安电子科技大学出版社，2000

[10]远坂俊昭.锁相环（PLL）电路设计与应用[M].科学出版社，2006

[11]古天祥.电子测量原理[M].机械工业出版社，2004

[12]张毅刚主编.单片机原理及应用[M].高等教育出版社，2003

附录：

频率合成器原理图

目录

1前言1

2总体方案设计2

2.1方案设计2

2.2方案比较4

2.3方案选择4

3单元模块设计5

3.1晶振模块设计5

3.2数字锁相环倍频模块设计6

3.2.1锁相环的同步与捕捉7

3.2.2压控振荡器8

3.2.3环路滤波器8

3.3十分频电路设计9

3.4控制部分电路设计9

3.5显示部分电路的设计10

4系统软件设计12

4.1程序流程图12

4.2核心程序代码13

4.2.1键扫描部分代码13

4.2.2显示部分代码14

5主要元器件介绍15

5.1锁相环CC404615

5.2单片机AT89C51的介绍16

5.3集成计数器74LS16118

6设计总结19

7参考文献20

附录：

频率合成器原理图21