DSP第二章.docx
- 文档编号:7329312
- 上传时间:2023-01-23
- 格式:DOCX
- 页数:12
- 大小:337.52KB
DSP第二章.docx
《DSP第二章.docx》由会员分享,可在线阅读,更多相关《DSP第二章.docx(12页珍藏版)》请在冰豆网上搜索。
DSP第二章
第二章:
TMS320C54x的硬件结构
2.1.1TMS320C54x内部结构(3大块)
(1)CPU:
包括算术逻辑运算单元(ALU)、乘法器、累加器、移位寄存器、各种专门用途的寄存器、地址生成器及内部总线。
(2)存储器系统:
包括片内程序ROM、片内单访问的数据RAM和双访问的数据RAM、外接存储器接口。
(3)片内外设与专用硬件电路:
包括片内定时器、各种类型的串口、主机接口、片内锁相环(PLL)、时钟发生器及各种控制电路。
2.1.2TMS320C54x主要特性
C54x是一款低功耗、高性能的定点DSP芯片.特性如下
(1)CPU部分
•先进的多总线结构(1条程序总线、3条数据总线和4条地址总线)。
•40位算术逻辑运算单元(ALU),包括1个40位桶形移位寄存器和2个独立的40位累加器。
•17位并行乘法器,与40位专用加法器相连,用于非流水线式单周期乘法/累加(MAC)运算。
•比较、选择、存储单元(CSSU):
用于加法/比较选择。
•指数编码器:
可以在单个周期内计算40位累加器中数
值的指数。
•双地址生成器:
包括8个辅助寄存器和2个辅助寄存器
算术运算单元(ARAU)。
(2)存储器系统
•192K字可寻址存储空间:
64K字程序存储空间、64K字数据存储空间及64K字I/O空间,对于C548、C549、C5402、C5410和C5416等可将其程序空间扩展至8M。
•片内双寻址RAM(DARAM)。
C54x中的DARAM被分成若干块。
在每个机器周期内,CPU可以对同一个DARAM块寻址(访问)2次,即CPU可以在一个机器周期内对同一个DARAM块读出1次和写入1次。
DARAM可以映射到程序空间和数据空间。
•片内单寻址RAM(SARAM)。
如C548、C5402、C5416等。
(3)片内外设
•软件可编程等待状态发生器。
•可编程分区转换逻辑电路。
•片内锁相环(PLL)和时钟发生器。
•可编程串行接口(4种)
•可编程定时器16位(1~2个)
•8位或16位主机接口(HPI)。
•多种节电模式:
软件控制片外总线、CLKOUT、器件电压等。
2.2总线结构
TMS320C54X总线结构是围绕8条16比特总线建立的。
(1)一条程序总线(PB):
传送从程序存储器来的指令代码
和立即数;
(2)三条数据总线
(CB、DB):
传送从数据存储器读出的操作数;
(EB):
传送写入到数据存储器中的数据;
(3)四条地址总线(PAB、CAB、DAB、EAB):
传送执行
指令所需的地址;
2.3中央处理器CPU
C54X的CPU由运算部件、控制部件和各种寄存器组成。
1.运算部件
(1)算术逻辑单元(ALU)
DSP的ALU与一般计算机不同的是具有“条件移位”功能,它能在执行运算的同一个周期内,将运算结果根据输入的状态标志作增量或减量的移位。
这个功能可以加快许多DSP运算。
例如,FFT蝶形运算的输出幅度总是不断增大,但是增大多少是随信号而变的,如果不考虑信号的实际大小而一律用自动减量移位来防止溢出,则会造成信噪比下降,而采用加法——条件移位操作则可以得到最大的动态范围。
功能:
①C54X使用40bit的ALU和2个40bit累加器(A、B)完成二进制补码的算术运算:
②ALU可完成布尔运算;
③同时完成两个16bit运算(具有两个16位的ALU)
(2)累加器
功能:
存放参加运算的数据或存放运算的结果(ALU或MAC)
组成:
三个部分(注:
保护位作用:
数据位余量,防止溢出,迭代运算)
(3)桶形移位器
功能:
能把输入的数据进行0~31bit左移和0~16bit右移位数确定:
①ST1(CPU状态R)中的移位数据(ASM)
②暂存器TREG(CPU的暂存器)中的数值(最低6位)
用途:
位提取、数字定标、扩展算术和溢出保护等,如:
桶形移位器和指数译码器,可把A/B中的值在一个周期内进行归一化
(4)乘/加单元MAC
在通用微处理器中,乘法是由软件实现的,它其实是由时钟控制的一连串“移位—加法”操作。
而对于DSP乘法器,则具有以下基本功能:
▪要求在一个时钟周期里对两个字长为b位的输入由硬件作快速并行乘法;
▪应能通过格式控制来执行无符号或带符号或混合的乘法操作、小数或整数乘法操作以及扩展精度或双精度运算,并有合适的舍位方法;
▪应有输入和输出寄存器,这样可以锁存数据,配合流水线操作。
也可不用寄存器,使乘法器在透明方式下工作,这样可以有最小的等待时间。
组成:
17×17bit乘法器、40bit加法器、符号控制、小数控制、零检测器、舍入器、溢出/饱和逻辑、暂存器;
功能:
一个单指令周期内完成17×17bit的二进制补码运算;
用途:
卷积、相关、滤波(LMS)、欧氏距离等运算;
(5)比较、选择和存储单元
功能:
从累加器(32bit)选择出较大的字(16bit)并存储在数据M;
用途:
在数据通信、模式识别等领域,经常要用到Viterbi(维特比)算法。
C54xDSP的CPU的比较、选择和存储单元(CSSU)就是专门为Viterbi算法设计的进行加法/比较/选择(ACS)运算的硬件单元。
(6)指数编码器
组成:
完成EXP单周期指令的专用硬件;
功能:
将累加器中的指数值能以二进制补码的形式存储在T中;
指数值含义:
累加器中为消除非有效符号位所需移动的位数;
计算:
累加器的冗余位数-8;
范围:
8~13,超过32位,该操作产生负值;
用途:
累加器内容归一化;
2.控制部件
组成:
控制逻辑(流水线指令操作)和控制寄存器;
功能:
控制CPU按时间序列发出一系列控制命令,完成指令的操作(预取、取指、译码、取操作数、执行)过程,从而使整个硬件电路组成一个协调、高效的整体;
小结(CPU):
①DSP的内部控制逻辑完成各种具体流水线指令操作,它对于使用者是保密的。
②使用DSP实质上就是掌握上述特殊功能寄存器的功能及用法。
③对SFR功能的了解程度,直接关系到所设计程序的质量(运行速度、运算精度、代码效率、可靠性等)
④学习DSP硬件结构,很大程度上是掌握SFR的正确使用。
2.4存储器和I/O空间
•C54x片内有随机存储器(RAM)和只读存储器(ROM)。
RAM有两种类型:
单寻址RAM(SARAM)和双寻址RAM(DARAM)。
•C54x片内有26个映像到数据存储空间的CPU寄存器和外围电路寄存器。
•C54结构上的并行性及在片RAM的双寻址能力,使它能够在任何一个给定的机器周期内同时执行4次存储器操作,即1次取指、读2个操作数和写1个操作数。
1.存储空间的分配
在C54x中,片内存储器的形式有DARAM、SARAM和ROM3种,取决于芯片的型号。
RAM总是安排到数据存储空间,但也可以构成程序存储空间,ROM一般构成程序存储空间,也可以部分地安排到数据存储空间。
CS4x通过3个状态位(MP/MC、OVLY、DROM),可以很方便地“使能”和“禁止”程序和数据空间中的片内存储器。
(1)程序存储器
①片内程序存储器
☉TMS320C54X片内ROM容量范围4K~48K字;
☉标准的C54X片内ROM中放一引导程序,可以将用户代码调入到程序存储器的任何一个位置。
☉MP/MC硬件复位时=0,CPU从FF80H单元(通常存放转移指令→引导程序)开始执行。
(2)数据存储器
②片外数据存储器
☉TMS320C54X片外数据存储器容量范围最大为48KW
☉根据CPU产生的地址自动寻址
2.I/O空间
C54X器件除了程序和数据存储空间外,还提供了64K字的I/O空间,位于器件外部:
☉有两条指令用来访问此空间;
☉选择信号DS,PS,IS允许进行物理上分开的空间选择;
☉可以访问单独I/O映射的设备(而不是存储器)
2.5终端系统
1.中断基本概念
(1)中断与中断系统
中断:
CPU终止正在执行的程序,转去执行一个请求中断的内部或外部的中断服务程序,待处理完毕后,又返回到被终止的源程序处继续执行。
这一过程称为中断;
中断系统:
为实现中断功能而设置的各种硬件和软件。
②中断处理一般过程:
•中断源请求中断;
•CPU响应中断;
•保护现场;
•转中断服务;
•恢复现场;
•中断返回;
(5)非屏蔽中断和可屏蔽中断
•非屏蔽中断:
不能由用户用软件来屏蔽的中断。
特点:
一旦有非屏蔽中断请求,CPU必须予以响应。
用途:
用于某些十分重要的事件发生,如:
掉电;
•可屏蔽中断:
用户根据需要可用软件开放或禁止CPU响应中断。
特点:
软件指令控制,灵活方便。
用途:
一般事件处理。
2.TMS320C54X的中断系统
(1)C54X中断系统的主要特征
•中断源:
最多32个(2个保留)其中:
硬件14个/软件16
•非屏蔽(不可)中断:
16个/可屏蔽中断16(14)个
•优先级:
最多16级//复位中断:
1级(最高),NMI:
2级…
•可实现多级嵌套
•硬件中断分为两类:
⊕片内外设触发的内部硬件中断;
⊕片外信号触发的外部硬件中断;
(3)中断响应时间
①软件和非屏蔽中断:
通常情况下,CPU立即响应,并进入中断服务程序。
② 硬件可屏蔽中断:
满足以下三个条件后,在3--8机器周期之间响应。
说明:
a)三个条件:
•当前的中断源相应IFR标志为=1,且优先级为最高;
•IMR=1(不屏蔽);
•INTM=0(中断允许);
电平触发:
外部中断源用有效的电平表示中断产生。
特点:
a)有效电平必须保持一定的时间(内部采样);
b)在中断服务程序返回前,必须无效(反复中断);
c)要求中断源具有接收CPU有关信号,取消中断请求信号的功能;
边沿触发:
外部中断源用负脉冲方式表示中断产生。
特点:
a)中断请求触发器将锁存中断源的负跳变;
b)负脉冲的宽度至少三个时钟周期(CPU采样);
(5)中断源的识别
_____如何区分多个中断源,从而正确转入相应中服。
中断源:
片内外设/软件中断等;
① 查询中断:
•由中断启动的中断识别程序将查询连接到系统上的每个中断源,当被检测的中断源申请状态为“1”时,中断识别程序便转向相应的中服地址。
优点:
简单,适应小系统中;
缺点:
速度慢,额外软件;
5)中断源的识别(续1)
②矢量中断
要求中断源不仅提供中断请求,且在CPU响应后,能提供中断源的标志码(中断矢量),根据中断向量,CPU可找到中服入口地址,以便转向中断服务程序。
优点:
响应速度快,适应大系统;
缺点:
系统复杂,要求中断源提供中断矢量;
54X芯片中断系统采用矢量中断方式实现。
(6)中断向量(地址)
①组成:
IPTR+中断向量序号<<2
(9位)(5位)→(7位)
注:
•中断向量地址指针IPTR位于PMST(CPU方式控制R)的高9位(D15~D7),可用程序设置;
•中断向量序号有相应的中断源(硬件或软件)提供
②向量中断实现过程举例:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP 第二
![提示](https://static.bdocx.com/images/bang_tan.gif)