元件封装及基本脚位定义说明.docx

元件封装及基本脚位定义说明.docx

《元件封装及基本脚位定义说明.docx》由会员分享，可在线阅读，更多相关《元件封装及基本脚位定义说明.docx（10页珍藏版）》请在冰豆网上搜索。

元件封装及基本脚位定义说明

元件封裝及基本腳位定義說明

PS:

以下收录说明的元件为常规元件

A:

零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。

包括了实际元件的外型尺寸，所占空间位置，各管脚之间的间距等，是纯粹的空间概念。

因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装.普通的元件封装有针脚式封装（DIP）与表面贴片式封装（SMD）两大类.

（像电阻，有传统的针脚式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD元件放上，即可焊接在电路板上了。

）

元件按电气性能分类为:

电阻,电容（有极性,无极性）,电感,晶体管（二极管,三极管）,集成电路IC,端口（输入输出端口,连接器,插槽）,开关系列,晶振,OTHER（显示器件,蜂鸣器,传感器,扬声器,受话器）

1.电阻:

I.直插式[1/20W1/16W1/10W1/8W1/4W]

II.贴片式[02010402060308051206]

III.整合式[040206034合一或8合一排阻]

IIII.可调式[VR1~VR5]

2.电容:

I.无极性电容[0402060308051206121018122225]

II.有极性电容分两种:

电解电容[一般为铝电解电容,分为DIP与SMD两种]

钽电容[为SMD型:

ATYPE（321610V）BTYPE（352816V）CTYPE（603225V）DTYPE（734335V）]

3.电感:

I.DIP型电感

II.SMD型电感

4.晶体管:

I.二极管[1N4148（小功率）1N4007（大功率）发光二极管（都分为SMDDIP两大类）]

II.三极管[SOT23SOT223SOT252SOT263]

5.端口:

I.输入输出端口[AUDIOKB/MS（组合与分立）LANCOM（DB-9）RGB（DB-15）LPTDVIUSB（常规,微型）TUNER（高频头）GAME1394SATAPOWER_JACK等]

II.排针[单排双排（分不同间距,不同针脚类型,不同角度）过IDEFDD,与其它各类连接排线.

III.插槽[DDR（DDR分为SMD与DIP两类）CPU座PCIEPCICNRSDMDCFAGPPCMCIA]

6.开关:

I.按键式

II.点按式

III.拔动式

IIII.其它类型

7.晶振:

I.有源晶振（分为DIP与SMD两种包装，一個電源PIN，一個GNDPIN,一個訊號PIN）

II.无源晶振（分为四种包装,只有接兩個訊號PIN，另有外売接GND）

8.集成电路IC:

I.DIP（DualIn-linePackage）：

双列直插封装。

&SIP（SingleinlinePackage）：

单列直插封装

II.SOJ（SmallOut-LineJ-LeadedPackage）：

J形引线小外形封装。

&SOP（SmallOut-LinePackage）：

小外形封装。

III.QFP（QuadFlatPackage）：

方形扁平封装。

IIII.PLCC（PlasticLeadedChipCarrier）：

有引线塑料芯片栽体。

IV.PGA（CeramicPinGridArrauPackage）插针网格阵列封装技术

IV.BGA（BallGridArray）：

球栅阵列，面阵列封装的一种。

OTHERS:

COB（ChiponBoard）：

板上芯片封装。

Flip-Chip：

倒装焊芯片。

9.Others

B:

PIN的分辨与定义

1.二极管&有极性电容:

（正负极ACPN）

2.三极管（BCEGDSACAAIO）

3.排阻&排容[1357246812345678]

4.排针[主要分两种:

1357....2468...12345678...]

5.集成电路:

集成电路的封装大都是对称式的,如果不在集成电路封装上设立PIN识别标示,则非常容易错接,反接等差错,使産品设计失败.

6.OTHERS一般常見端口PIN定義

此項技能考核參考說明：

技能要求：

B級B項基本熟悉各種元件封裝以及基本腳位定義等

考題要求：

1.說明十個各不相同元件的名稱與特點，由考核者在公司電腦中抓取

2.新建一個線路圖，抓取十個有特殊腳位定義封裝，更改PIN定義與PIN連接訊號後，請考核者CHECK並改爲正確定義。

考核標准：

1.按考核題目要求抓取十個各不相同元件，要求全部正確，如對所抓元件有疑問可另行說明，如所抓取元件錯誤，此項不通過（元件抓取錯誤但有說明合理原因除外）

2.按考核題目要求對十個PIN定義錯誤元件進行更改，如對元件PIN定義有疑問可另行說膽，如更改後PIN定義還是錯誤，此項不通過（更改後PIN定義錯誤,但有說明合理原因除外）

說明：

抓取正確的元件封裝與新建元件同樣重要，故不允許出錯。

如說明原因不容易界定者可安排重考。

附1:

集成电路封装说明:

DIP封装

　　DIP封装（DualIn-linePackage），也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。

DIP封装的IC芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。

当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。

DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。

DIP封装结构形式有：

多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。

DIP封装具有以下特点：

1.适合在PCB（印刷电路板）上穿孔焊接，操作方便。

2.芯片面积与封装面积之间的比值较大，故体积也较大

QFP封装

　中文含义叫方型扁平式封装技术（PlasticQuadFlatPockage），该技术实现的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。

该技术封装IC时操作方便，可靠性高；而且其封装外形尺寸较小，寄生参数减小，适合高频应用；该技术主要适合用SMT表面安装技术在PCB上安装布线

PGA封装

中文含义叫插针网格阵列封装技术（CeramicPinGridArrauPackage），由这种技术封装的芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，根据管脚数目的多少，可以围成2～5圈。

安装时，将芯片插入专门的PGA插座。

该技术一般用于插拔操作比较频繁的场合之下

BGA封装

　　BGA技术（BallGridArrayPackage）即球栅阵列封装技术。

该技术的出现便成为CPU、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。

但BGA封装占用基板的面积比较大。

虽然该技术的I/O引脚数增多，但引脚之间的距离远大于QFP，从而提高了组装成品率。

而且该技术采用了可控塌陷芯片法焊接，从而可以改善它的电热性能。

另外该技术的组装可用共面焊接，从而能大大提高封装的可靠性；并且由该技术实现的封装IC信号传输延迟小，适应频率可以提高很大。

BGA封装具有以下特点：

1.I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率

2.虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能

3.信号传输延迟小，适应频率大大提高

4.组装可用共面焊接，可靠性大大提高

附2：

元件實物圖

图表1TSSOP

图表2TSOP

图表3to-220

图表4TO263

图表5TO92

图表6TO18

图表7SSOP

图表8SOT523

图表9SOT343

图表10SOT252

图表11SOT223

图表12SOT143

图表13sot89

图表14sot26

图表15sot23

图表16SOT23-5

图表17SOP

图表18SOJ

图表19SOCKET603

图表20SO

图表21SIP

图表22SDIP

图表23QFP

图表24PQFP

图表25PLCC

图表26PGA

图表27PGA

图表28HSOP

图表29DIP-DIP_TAB

图表30CNR

图表31CLCC

图表32BGA

图表33BEAD

图表34168-DIMM