作业答案.docx

作业答案.docx

《作业答案.docx》由会员分享，可在线阅读，更多相关《作业答案.docx（23页珍藏版）》请在冰豆网上搜索。

作业答案

第一章计算机系统概论

5.冯•诺依曼计算机的特点是：

P8

●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；

●指令和数据以同同等地位存放于存储器内，并可以按地址访问；

●指令和数据均用二进制表示；

●指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；

●指令在存储器中顺序存放，通常自动顺序取出执行；

●机器以运算器为中心（原始冯•诺依曼机）。

6.计算机硬件组成框图如下：

控制器：

整机的指挥中心，它使计算机的各个部件自动协调工作。

运算器：

对数据信息进行处理的部件，用来进行算术运算和逻辑运算。

存储器：

存放程序和数据，是计算机实现“存储程序控制”的基础。

输入设备：

将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备。

输出设备：

将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备。

技术指标机器字长：

指CPU一次能处理的数据的位数。

通常与CPU的寄存器的位数有关，字长越长，数的表示范围越大，精度也越高。

机器字长也会影响计算机的运算速度。

数据通路宽度：

数据总线一次能并行传送的数据位数。

存储容量：

指能存储信息的最大容量，通常以字节来衡量。

一般包含主存容量和辅存容量。

运算速度：

通常用MIPS（每秒百万条指令）、MFLOPS（每秒百万次浮点运算）或CPI（执行一条指令所需的时钟周期数）来衡量。

CPU执行时间是指CPU对特定程序的执行时间。

主频：

机器内部主时钟的运行频率，是衡量机器速度的重要参数。

吞吐量：

指流入、处理和流出系统的信息速率。

它主要取决于主存的存取周期。

响应时间：

计算机系统对特定事件的响应时间，如实时响应外部中断的时间等。

7. 主机：

是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。

 CPU：

中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。

 主存：

计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。

 存储单元：

可存放一个机器字并具有特定存储地址的存储单位。

 存储元件：

存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。

 存储字：

一个存储单元所存二进制代码的逻辑单位。

 存储字长：

一个存储单元所存二进制代码的位数。

 存储容量：

存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。

 机器字长：

指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。

 指令字长：

一条指令的二进制代码位数。

9.解：

主机框图如P13图1.11所示。

（1）STAM指令：

PC→MAR，MAR→MM，MM→MDR，MDR→IR，

OP（IR）→CU，Ad（IR）→MAR，ACC→MDR，MAR→MM，WR

（2）ADDM指令：

PC→MAR，MAR→MM，MM→MDR，MDR→IR，

OP（IR）→CU，Ad（IR）→MAR，RD，MM→MDR，MDR→X，ADD，ALU→ACC，ACC→MDR，WR

假设主存容量256M*32位，在指令字长、存储字长、机器字长相等的条件下，ACC、X、IR、MDR寄存器均为32位，PC和MAR寄存器均为28位。

11.计算机区分指令和数据有以下2种方法：

●通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。

●通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。

第3章系统总线

2.总线分类方式：

·按数据传送方式：

并行传输总线、串行传输总线

·按总线使用范围：

计算机（包括外设）总线、测控总线、网络通信总线

·按连接部件：

片内总线、系统总线、通信总线

系统总线：

是指CPU、主存、I/O设备各大部件之间的信息传输线。

系统总线分类：

·数据总线：

用来传输各功能部件之间的数据信息，双向传输，位数与机器字长、存储字长有关

·地址总线：

主要用来指出数据总线上的源数据或目的数据在贮存单元的地址或I/O设备的地址，单向传输，位数与存储单元的个数有关，地址线为n根，则存储单元个数有2的n次方

·控制总线：

用来发出各种控制信号，对任一条控制线而言，为单向传输，对控制总线总体而言，可认为双向传输

6.答：

同步通信：

指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。

适合于速度差别不大的场合。

异步通信：

指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。

15．解：

总线宽度32bit=4B

总线的最大数据传输率为4B*（66MHz/4）=66Mbps

要提高这一数据传输率，可以在不改变总线的时钟频率下，

增大总线的宽度，也可以保持总线宽度，增加总线的时钟频率。

16．解：

波特率=（1+8+1+2）*120=1440bps比特率=8*120=960bps

第四章

3.答：

存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件自动完成。

而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。

因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

5.解：

存储器的带宽指单位时间内从存储器进出信息的最大数量。

存储器带宽=1/200ns×32位=160M位/秒=20MB/秒=5M字/秒

注意：

字长32位，不是16位。

（注：

1ns=10-9s）

11.解：

采用分散刷新方式刷新间隔为:

2ms，其中刷新死时间为：

256×0.1μs=25.6μs

采用分散刷新方式刷新间隔为：

256×（0.1μs+×0.1μs）=51.2μs

采用异步刷新方式刷新间隔为:

2ms

13.解：

存储基元总数=64K×8位=512K位=219位；

思路：

如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。

解：

设地址线根数为a，数据线根数为b，则片容量为：

2a×b=219；b=219-a；

若a=19，b=1，总和=19+1=20；

a=18，b=2，总和=18+2=20；

 a=17，b=4，总和=17+4=21；

 a=16，b=8，总和=16+8=24；

 ……  ……

由上可看出：

片字数越少，片字长越长，引脚数越多。

片字数减1、片位数均按2的幂变化。

结论：

如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：

地址线=19根，数据线=1根；或地址线=18根，数据线=2根。

15.解：

（1）地址空间分配图：

系统程序区（ROM共4KB）：

0000H-0FFFH

用户程序区（RAM共12KB）：

1000H-FFFFH

（2）选片：

ROM：

选择4K×4位芯片2片，位并联

       RAM：

选择4K×8位芯片3片，字串联（RAM1地址范围为:

1000H-1FFFH,RAM2地址范围为2000H-2FFFH,RAM3地址范围为:

3000H-3FFFH）

 （3）各芯片二进制地址分配如下：

A15

A14

A13

A12

A11

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0

ROM1,2

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

1

1

1

RAM1

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

RAM2

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

1

1

1

1

1

1

1

1

1

1

1

1

RAM3

0

0

1

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

CPU和存储器连接逻辑图及片选逻辑如下图（3）所示：

图（3）

23.解：

8体低位交叉并行存储器的每个存储体容量为64KB/8=8KB，因此应选择8KBRAM芯片，芯片地址线12根（A0-A12），数据线8根（D0-D7），用138译码器进行存储体的选择。

设计如下：

4.28解：

（1）cache地址长度为11位，块内地址长度为2位，主存地址位数为18位。

9位2位

缓存块号

块内地址

Cache可装入2^9=512个块

（2）直接映射方式

7位9位2位

标记

缓存块号

块内地址

（3）四路组相连

9位7位2位

标记

组地址

块内地址

（4）全相连

16位2位

标记

块内地址

（5）直接映射方式

7位9位4位

标记

缓存块号

块内地址

四路组相连

9位7位4位

标记

组地址

块内地址

全相连

16位4位

标记

块内地址

30.解：

cache组数：

64/4=16，Cache容量为：

64*128=213字，cache地址13位

主存共分4096/16=256区，每区16块

主存容量为：

4096*128=219字，主存地址19位，地址格式如下：

主存字块标记（8位）

组地址（4位）

字块内地址（7位）

38.解：

（1）共有：

6×2=12个存储面可用。

（2）有效存储区域=（33-22）/2=5.5cm

    柱面数=40道/cm×5.5=220道

 （3）内层道周长=×22=69.08cm

    道容量=400位/cm×69.08cm=3454B

   面容量=3454B×220道=759，880B

   盘组总容量=759，880B×12面=9，118，560B

（4）转速=3600转/60秒=60转/秒

 数据传输率=3454B×60转/秒=207，240B/S

第五章

13.中断向量地址和入口地址的区别：

  向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。

 中断向量地址和入口地址的联系：

 中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。

（两种方法：

在向量地址所指单元内放一条JMP指令；主存中设向量地址表。

参考8.4.3）

15.中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用（即中断总开关，则中断屏蔽触发器可视为中断的分开关）。

16.CPU响应I/O中断请求的条件和时间是：

当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。

33.

（1）程序查询、程序中断方式的数据传送主要依赖软件，DMA主要依赖硬件。

（注意：

这里指主要的趋势）

（2）程序查询、程序中断传送数据的基本单位为字或字节，DMA为数据块。

（3）程序查询方式传送时，CPU与I/O设备串行工作；程序中断方式时，CPU与I/O设备并行工作，现行程序与I/O传送串行进行；DMA方式时，CPU与I/O设备并行工作，现行程序与I/O传送并行进行。

（4）程序查询方式时，CPU主动查询I/O设备状态；程序中断及DMA方式时，CPU被动接受I/O中断请求或DMA请求。

（5）程序中断方式由于软件额外开销时间比较大，因此传输速度最慢；程序查询方式软件额外开销时间基本没有，因此传输速度比中断快；DMA方式基本由硬件实现传送，因此速度最快；

注意：

程序中断方式虽然CPU运行效率比程序查询高，但传输速度却比程序查询慢。

（6）程序查询接口硬件结构最简单，因此最经济；程序中断接口硬件结构稍微复杂一些，因此较经济；DMA控制器硬件结构最复杂，因此成本最高；

（7）程序中断方式适用于中、低速设备的I/O交换；程序查询方式适用于中、低速实时处理过程；DMA方式适用于高速设备的I/O交换；

第六章

6.解：

当x为小数时，若x0，则 [x]补=[x]原成立；

    若x<0，当x=-1/2时，[x]补=[x]原=1.1000000，则 [x]补=[x]原成立。

当x为整数时，若x0，则 [x]补=[x]原成立；

若x<0，当x=-64时，[x]补=[x]原=1,1000000，则 [x]补=[x]原成立。

12.解：

据题意画出该浮点数的格式：

阶符1位

阶码4位

数符1位

尾数10位

   将十进制数转换为二进制：

x1=51/128=0.0110011B=2-1*0.110011B

  x2=-27/1024=-0.0000011011B=2-5*（-0.11011B）

则以上各数的浮点规格化数为：

（1）[x1]浮=1，0001；0.1100110000

[x2]浮=1，0101；1.1101100000

（2）[x1]浮=1，1111；0.1100110000

[x2]浮=1，1011；1.0010100000

（3）[x1]浮=0，1111；0.1100110000

[x2]浮=0，1011；1.0010100000

16．解：

（1）无符号整数：

0——216-1，即：

0——65535；

  无符号小数：

0——1-2-16，即：

0——0.99998；

（2）原码定点小数：

-1+2-15——1-2-15，即：

-0.99997——0.99997

（3）补码定点小数：

-1——1-2-15，即：

-1——0.99997

（4）补码定点整数：

-215——215-1，即：

-32768——32767

（5）原码定点整数：

-215+1——215-1，即：

-32767——32767

（6）据题意画出该浮点数格式，当阶码和尾数均采用原码，非规格化数表示时：

最大负数=1，11111；1.000000001，即-2-92-31

最小负数=0，11111；1.111111111，即-（1-2-9）231

则负数表示范围为：

-（1-2-9）231——-2-92-31

最大正数=0，11111；0.111111111，即（1-2-9）231

最小正数=1，11111；0.000000001，即2-92-31

则正数表示范围为：

2-92-31——（1-2-9）231

（7）当机器数采用补码规格化形式时，若不考虑隐藏位，则

最大负数=1，00000；1.011111111，即-2-12-32

最小负数=0，11111；1.000000000，即-1231

则负数表示范围为：

-1231——-2-12-32

最大正数=0，11111；0.111111111，即（1-2-9）231

最小正数=1，00000；0.100000000，即2-12-32

则正数表示范围为：

2-12-32——（1-2-9）231

19.解：

（1）A=9/64=0.0010010B,B=-13/32=-0.0110100B

   [A]补=0.0010010,[B]补=1.1001100

[A+B]补=0.0010010+1.1001100=1.1011110——无溢出

A+B=-0.0100010B=-17/64

（2）A=19/32=0.1001100B,B=-17/128=-0.0010001B

    [A]补=0.1001100,[B]补=1.1101111,[-B]补=0.0010001

[A-B]补=0.1001100+0.0010001=0.1011101——无溢出

A-B=0.1011101B=93/128B

（3）A=-3/16=-0.0011000B,B=9/32=0.0100100B

  [A]补=1.1101000,[B]补=0.0100100

[A+B]补=1.1101000+0.0100100=0.0001100——无溢出

A+B=0.0001100B=3/32

（4）A=-87=-1010111B,B=53=110101B

   [A]补=10101001,[B]补=00110101,[-B]补=11001011

[A-B]补=10101001+11001011=01110100——溢出

（5）A=115=1110011B,B=-24=-11000B

  [A]补=01110011,[B]补=1，1101000

[A+B]补=01110011+11101000=01011011——无溢出

A+B=1011011B=91

20.解：

先将数据转换成所需的机器数，然后计算，最后结果转换成真值。

（1）[x]原=0.110111，[y]原=1.101110，x*=0.110111，y*=0.101110

原码一位乘：

部分积

乘数y*

说明

0.000000

+0.000000

101110

部分积初值为0，乘数为0加0

0.000000

0.000000

+0.110111

010111

右移一位

乘数为1，加上x*

0.110111

0.011011

+0.110111

101011

右移一位

乘数为1，加上x*

1.010010

0.101001

+0.110111

010101

右移一位

乘数为1，加上x*

1.100000

0.110000

+0.000000

001010

右移一位

乘数为0，加上0

0.110000

0.011000

+0.110111

000101

右移一位

乘数为1，加上x*

1.001111

0.100111

100010

右移一位

即x*×y*=0.100111100010，z0=x0y0=01=1，

[x×y]原=1.100111100010，x·y=-0.100111100010

原码两位乘：

[-x*]补=1.001001，2x*=1.101110

部分积

乘数y*

Cj

说明

000.000000

+001.101110

00101110

0

部分积初值为0，Cj=0

根据yn-1ynCj=100，加2x*，保持Cj=0

001.101110

0

000.011011

+111.001001

10001011

10001011

0

右移2位

根据yn-1ynCj=110，加[-x*]补，置Cj=1

111.100100

111.111001

+111.001001

00100010

1

右移2位

根据yn-1ynCj=101，加[-x*]补，置Cj=1

111.000010

111.110000

+000.110111

10001000

1

右移2位

根据yn-1ynCj=001，加x*，保持Cj=0

000.100111

100010

即x*×y*=0.100111100010，z0=x0y0=01=1，

[x×y]原=1.100111100010，x·y=-0.100111100010

补码一位乘：

[x]补=0.110111，[-x]补=1.001001，[y]补=1.010010

部分积

乘数

Yn+1

说明

00.000000

00.000000

+11.001001

1010010

0101001

0

0

Ynyn+1=00，部分积右移1位

Ynyn+1=10，部分积加[-x]补

11.001001

右移1位

11.100100

+00.110111

1010100

1

Ynyn+1=01，部分积加[x]补

00.011011

右移1位

00.001101

00.000110

+11.001001

1101010

1110101

0

0

Ynyn+1=00，部分积右移1位

Ynyn+1=10，部分积加[-x]补

11.001111

右移1位

11.100111

+00.110111

1111010

1

Ynyn+1=01，部分积加[x]补

00.011110

00.001111

+11.001001

0111101

0

右移1位

Ynyn+1=10，部分积加[-x]补

11.011000

011110

即[x×y]补=1.011000011110，x·y=-0.100111100010

补码两位乘：

2[x]补=001.101110，2[-x]补=1.001001

部分积

乘数

Yn+1

说明