数电概念与英语单词.docx
- 文档编号:6804202
- 上传时间:2023-01-10
- 格式:DOCX
- 页数:12
- 大小:28.85KB
数电概念与英语单词.docx
《数电概念与英语单词.docx》由会员分享,可在线阅读,更多相关《数电概念与英语单词.docx(12页珍藏版)》请在冰豆网上搜索。
数电概念与英语单词
数制与编码 数制以及数制转换2 二进制运算2 编码2 数字电路 逻辑信号与门电路2 逻辑电路2 相关参数的讨论3 cmos的其他输入输出结构3 逻辑系列3 组合逻辑电路 逻辑代数3 组合逻辑的定义以及描述方式3 卡诺图化简4 组合逻辑器件4 组合逻辑分析4 组合逻辑设计4 组合逻辑要求总结5 时序逻辑电路 双稳态器件和锁存器5 触发器5 基于触发器和门电路的时钟同步状态机的分析6 基于触发器和门电路的同步状态机设计6 数据检测器的设计6 设计方法一6 设计方法二7 注意7 关于计数器的讨论 计数器的一些基本概念7 基于74163的设计和分析8 要清楚如下内容: 8 利用74163实现其他的二进制计数器8 利用74163实现其他计数方式的计数器8 利用74163实现序列信号发生器 关于移位寄存器的讨论 移位寄存器的一些基本概念9 基于7494的设计和分析9 利用194实现串行数据检测9 反馈移位寄存器计数器9 信号发生器的设计9 设计方法一: 计数器+组合逻辑10 设计方法二: 移位寄存器+反馈函数10 设计方法三: 反馈移位寄存器计数器+组合逻辑10 存储器10 ROM10 RAM10 数制与编码 本部分包括的内容包括如下: 数制以及数制转换 a.、什么是按位计数制 b、什么是二进制 c、以上四种按位计数制之间的相互转换 二进制运算,包括无符号的二进制运算和有符号的二进制运算 a、无符号二进制运算的基本原则: 逢二进一 b、无符号二进制运算: 乘法 c、原、补、反码 d、补码的加法法则 e、溢出 编码 a、格雷码 b、8421码<8421BCDcode) c、余三码 d、2421——BCD e、error-detectingcodes f、其他编码形式; 数字电路 本部分内容包括如下: 逻辑信号与门电路 逻辑电路 a、cmos和三极管 b、cmos非门电路 c、其他cmos门电路的构建——三个原则: nmos和pmos互补 相关参数的讨论——多数参数都要分别讨论高低电平下的情况 a、正逻辑 b、逻辑电平 c、噪声容限 d、阻性负载 扇入 e、非理想输入 负载效应 f、容性负载 转换时间 g、功率 cmos的其他输入输出结构 a、输入结构: 施密特触发输入 b、输出结构: 传输门 H(1>.L(0>.Hi-Z)、漏极开路输出 ODgates)EmxvxOtOco 逻辑系列 组合逻辑电路 逻辑代数(logicalgebra,booleanalgebra,dualityalgebra>SixE2yXPq5 a、逻辑代数的基本公理 b、利用逻辑代数化简——主要利用吸收定理 c、对偶性原理 d、香农定理 e、与或 组合逻辑的定义以及描述方式——给定逻辑,可以用下面的方式表达出来 a、真值表 b、卡诺图 c、逻辑表达式 d、定时图 e、逻辑图 f、逻辑描述 卡诺图化简 a、逻辑函数的标准型 最小项 b、构架卡诺图 c、利用卡诺图实现最小和 圈1圈; d、利用卡诺图实现最小积 圈0圈; e、一些基本概念在卡诺图化简中的应用以及主蕴含项定理 隐含关系 0YujCfmUCw f、带无关输入 组合逻辑器件——功能描述,引脚定义,真值表<功能表) a、与 b、异或门(xor>以及异或非门(xnor>——实现等值比较或者奇偶性判定的电路; c、三态门(three-stategates>电路以及分时总线 d、二进制译码器 ’139和‘138 e、二进制编码(binaryencoders>以及优先编码(priorityencoders>原理: ‘148eUts8ZQVRd f、多路复用器(multiplexer>: ‘151 g、数值比较器(magnitudecomparators>: ‘85 h、加法器(fulladders>以及先行进位(carry-lookaheadadders>概念: ‘283sQsAEJkW5T 组合逻辑分析(combinational-circuitanalysis> a、基于门电路的组合逻辑分析: 电路图(logicdiagram>——真值表——逻辑表达式(logicexpression>——定时图(timingdiagram>——逻辑描述(logicdescription>等GMsIasNXkA b、静态冒险(statichazard>分析与消除: 静态1冒险(static1hazard>和0冒险(0hazard>,卡诺图判断冒险以及消除冒险TIrRGchYzg c、基于组合逻辑功能器件的分析: 依据各个器件的逻辑输出去判定电路的逻辑功能; 组合逻辑设计(combinational-circuitdesign> a、圈到圈设计 b、基于门电路的设计——最小成本设计(minimumcostdesign>: 逻辑抽象(logicabstraction>——真值表——卡诺图化简——表达式输出——电路图;7EqZcWLZNX c、基于门电路的设计——最小风险设(minimumhazarddesign>计: 逻辑抽象——真值表——卡诺图化简<化简同时考虑到定时冒险的因素)——逻辑表达式——电路图;lzq7IGf02E d、利用译码器实现组合逻辑: 标准译码器芯片<输出低电平有效)的每个输出都对应着一个最小项的非或者最大项。 zvpgeqJ1hk e、利用多路复用器实现组合逻辑: 铭记多路复用器的输出公式; f、编码器,比较器以及加法器不一定能实现一般组合逻辑电路,但是可以实现一些特定电路。 “特定”二字取决于该逻辑能不能与所选择的逻辑器件的输出函数建立联系? NrpoJac3v1 组合逻辑要求总结 a、分析要求: 给定电路<包括门或者MSI器件)可写逻辑表达式;给定逻辑表达式或者电路图可以分析冒险;给定逻辑电路和一定的延迟参数可以讨论或者分析输出延迟;给定电路可以描述逻辑功能<包括三态门以及异或门等);1nowfTG4KI b、设计要求1: 给出逻辑描述可以实现真值表<或者卡诺图)的构建;可以根据卡诺图实现最小成本的电路设计以及最小风险(hazard-free>的设计;fjnFLDa5Zo c、设计要求2: 掌握常见MSI器件的逻辑定义以及基本功能 d、设计要求3: 掌握各种MSI器件的输出函数,并可以根据它实现逻辑。 注意掌握有关降维 时序逻辑电路 双稳态器件和锁存器(Bistableelementsandlatch> a、双稳态 b、锁存器 触发器 a、触发器作为逻辑器件的几个特点: 双稳态器件、时钟 theouputs(Q>ofF-F)只随触发沿 b、主从型触发器 c、边沿型触发器 取样发生于触发器来临前的一瞬间,其状态更新结果就取决于该时刻的输入,并在触发器来临的瞬间将状态更新。 利用边沿触发器来实现逻辑其状态更新方式简单,较之于主从型在逻辑应用中更为实际。 故现有触发器以及时序MSI器件,大都采用边沿型。 mZkklkzaaP d、熟练掌握触发器的逻辑符号 e、掌握带同步使能 ORjBnOwcEd f、触发器的功能转换,即用一个触发器实现另外一种触发器的功能: 可以理解为一个一位 g、详情可参考《触发器的知识整理》 基于触发器和门电路的时钟同步状态机的分析 其步骤如下: a、Mealy机还是moore机的判定: 二者区别于输出,如果输出与输入无关则为moore机,反之,则为mealy机;uEh0U1Yfmh b、写出激励方程——各个触发器的输入方程; c、将上述激励方程代入到各个触发器的特征方程,写出状态转移方程 每个触发器的输出对应一位 d、写出输出方程 e、依据以上的状态转移方程和输出方程,可以依需要完成如下的状态机描述方式: 转移/输出表 f、能够理解以及应用转移表达式 基于触发器和门电路的同步状态机设计 其设计步骤如下: d、确立状态——需要思考的一个环节——注意用mealy机和用moore所确立出的状态以及后续的相关设计过程都会有所区别;BkeGuInkxI e、状态/输出表的构建; f、状态化简 g、状态编码 h、转移/输出表 i、激励/输出表 j、激励方程 k、输出方程——求出了状态机的输出 l、电路图 数据检测器的设计 设计方法一 基于触发器和门电路的设计。 其步骤与上述同步状态机相同。 关键在于状态的确立,有如下的方法,以检测序列10010为例: 1、可以以近五个脉冲的输入作为一个状态,这样就确定了32个状态,再将之化简——该方法一般适用于检测序列长度小于等于3的情况;h8c52WOngM 2、以序列为检测位数逐位确立状态,以10010为例,可以这样确立状态: S0<检测到一个“0”,即没有进入检测)、S1<检测到一个“1”,即进入检测)、S2<检测到“10”)、S3<检测到“100”)、S4<检测到“1001”)、S5<检测到“10010”)共6个状态,再构建图表进行状态化简;<注意,当输入为0时,如果是连续监测,S5次态应该回到S3;如果是不连续监测,则应该回到S0;)v4bdyGious 3、注意,利用mealy机或者moore机实现,其构建状态图表有所区别,一般利用mealy设计的状态比moore的要少;J0bm4qMpJ9 4、检测有连续与非连续检测两种形式,其状态设计过程有所不同;例外对于处理多个串行序列同时检测的问题,其思想仍旧为上面所论,只是讨论状态转移是,涉及到的因素更多,需谨慎;XVauA9grYP 5、详情请参见课件; 设计方法二 利用移位寄存器芯片,例如‘194的串/并转换特性来实现串行序列检测器。 第一步,选择或者构建与序列长度相同位数的移位寄存器; 第二步,将序列输入信号接到移位寄存器的串行输入处; 第三步,通过组合逻辑,将移位寄存器并行输出进行译码,将带检测序列,比如上例中的‘10010’信号解读出来;bR9C6TJscw 注意 数据检测其可以做如下区分。 其设计状态会有所不同。 1、Mealyormoore 2、数据检测可以分为可重叠 注意区分;pN9LBDdtrd 3、可分为单组数据检测与多组数组检测两种; 关于计数器的讨论 计数器的一些基本概念 状态循环圈 基于74163的设计和分析 要清楚如下内容: a、引脚定义 b、74163为二进制计数器 c、同步清零 d、ENP与ENT以及和RCO的关系 e、时序图 利用74163实现其他的二进制计数器 a、如果该二进制计数器状态循环圈为标准芯片中的M状态直接跳变到‘0’状态,则可在M状态时令CLR-L有效。 这个清零动作会在这个状态结束也就是下个触发沿来临时完成;QF81D7bvUA b、如果该二进制计数器为标准芯片计数器中M状态直接跳变到N状态,则可以在M状态时令LD-L有效,并将DCBA设置成N的状态值。 这个预置动作会在M状态结束即下个触发沿来临时完成;4B7a9QFw9h c、如果该二进制计数器为标准芯片计数器中的‘15’状态跳变到M状态,则可利用RCO输出。 应为RCO为高电平有效,所以需加非门介入到LD端,并将DCBA预置到M的状态值。 这个预置动作会在状态‘15’结束后的触发沿来临时完成;ix6iFA8xoX d、还可以利用RCO实现多个74163的级联; e、标准的做法是无论构建卡诺图以求上述几个引脚的输入。 一个简单的做法是,将要讨论的状态转换成<比如a和b中的状态M)转换成二进制数,择其为‘1’的位数所对应的状态变量,构建一个与非门接到CLR或者LD端。 wt6qbkCyDE f、详情请参见课件 利用74163实现其他计数方式的计数器 a、将74163变成与待求计数器模数相同的二进制计数器; b、将该二进制计数器作为组合逻辑的输入,待求二进制作为组合逻辑的输出,构建一个组合逻辑的翻译电路; c、详情请参见课件——利用163实现环形计数器 利用74163实现序列信号发生器 a、将74163变成与待求序列信号发生器序列长度相同的二进制计数器; b、将该二进制计数器作为组合逻辑的输入,以待求逻辑的每一位对应一个计数状态,作为组合逻辑的输出,构建翻译电路。 Yl4HdOAA61 c、详情请参见课件 关于移位寄存器的讨论 移位寄存器的一些基本概念 CLK CLR S1 S0 LIN RIN A B C D QD QC QB QA 寄存器的概念,移位寄存器基本输入输出结构等以及各引脚的定义 基于7494的设计和分析 利
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 概念 英语单词