备课笔记计算机原理资料.docx
- 文档编号:6676949
- 上传时间:2023-01-08
- 格式:DOCX
- 页数:40
- 大小:47.97KB
备课笔记计算机原理资料.docx
《备课笔记计算机原理资料.docx》由会员分享,可在线阅读,更多相关《备课笔记计算机原理资料.docx(40页珍藏版)》请在冰豆网上搜索。
备课笔记计算机原理资料
《计算机原理》电子教案
钟晓
第一章绪论
1.1计算机的分类和应用
1.1.1计算机的分类
计算机分类:
l模拟:
处理在时间和数值上连续的量
l数字:
处理离散的量
数字计算机分类:
l专用计算机:
如工控机、DSP、IOP等
l通用计算机:
GPP
通用机分类:
巨型机(Super-Computer)、大型机(Mainframe)、中型机(Medium-sizeComputer)、小型机(minicomputer)、微型机(microcomputer)、单片机(Single-ChipComputer)
1.1.2计算机的应用
l科学计算
传统方式:
工作量大、人工处理慢
l自动控制:
数控机床、流水线控制
l测量和测试:
提高精度、在恶劣条件下的测量
l信息处理:
l教育、卫生:
计算机辅助教学(CAI)、多媒体教室、CT(Computerizedtomography)
l家电
l人工智能
1.2计算机的硬件
1.2.1数字计算机的硬件组成
五大组成部分:
运算器、控制器、存储器、输入/输出设备。
概念:
存储单元、地址、存储容量、外存储器、内存储器、指令、程序、指令的组成、存储程序、程序控制、指令系统、指令周期、执行周期、CPU、主机、数据字、指令字、数据流、指令流、适配器。
冯·诺依曼体系结构:
(1)采用二进制形式表示数据和指令
数据和指令在代码的外形上并无区别.都是由0和1组成的代码序列,只是各自约定的含义不同而已。
采用二进制、使信息数字化容易实现,可以用二值逻辑工具进行处理。
程序信息本身也可以作为被处理的对象,进行加工处理,例如对照程序进行编译,就是将源程序当作被加工处理的对象。
(2)采用存储程序方式
这是诺依曼思想的核心内容。
如前所述,它意味着事先编制程序,事先将程序(包含指令和数据)存入主存储器中,计算机在运行程序时就能自动地、连续地从存储器中依次取出指令且执行。
这是计算机能高速自动运行的基础。
计算机的工作体现为执行程序,计算机功能的扩展在很大程度上体现为所存储程序的扩展。
计算机的许多具体工作方式也是由此派生的。
诺依曼机的这种工作方式,可称为控制流(指令流)驱动方式。
即按照指令的执行序列,依次读取指令;根据指令所含的控制信息,调用数据进行处理。
因此在执行程序的过程中,始终以控制信息流为驱动工作的因素,而数据信息流则是被动地被调用处理。
为了控制指令序列的执行顺序,我们设置一个程序(指令)计数器PC(ProgramCounter),让它存放当前指令所在的存储单元的地址。
如果程序现在是顺序执行的,每取出一条指令后PC内容加l,指示下一条指令该从何处取得。
如果程序将转移到某处,就将转移后的地址送入PC,以便按新地址读取后继指令。
所以,PC就像一个指针,一直指示着程序的执行进程,也就是指示控制流的形成。
虽然程序与数据都采用二进制代码,仍可按照PC的内容作为地址读取指令,再按照指令给出的操作数地址去读取数据。
由于多数情况下程序是顺序执行的,所以大多数指令需要依次地紧挨着存放,除了个别即将使用的数据可以紧挨着指令存放外、一般将指令和数据分别存放在该程序区户的不同区域。
(3)由运算器、存储器、控制器、输入装置和输出装置等五大部件组成计算机系统,并规定了这五部分的基本功能。
上述这些概念奠定了现代计算机的基本结构思想,并开创了程序设计的新时代。
到目前为止,绝大多数计算机仍沿用这一体制,称为诺依曼机体制。
学习计算机工作原理也就从诺依曼概念入门。
传统的诺依曼机从本质上讲是采取串行顺序处理的工作机制,即使有关数据巳经准备好,也必须逐条执行指令序列;而提高计算机性能的根本方向之一是并行处理:
因此,近年来人们在谋求突破传统诺依曼体制的束缚,这种努力被称为非诺依曼化。
对所谓非诺依曼化的探讨仍在争议中,一般认为它表现在以下三个方面的努力。
l在诺依曼体制范畴内,对传统诺依曼机进行改造,如采用多个处理部件形成流水处理,依靠时间上的重叠提高处理效率;又如组成阵列机结构,形成单指令流多数据流,提高处理速度。
这些方向已比较成熟,成为标准结构。
l用多个诺依曼机组成多机系统,支持并行算法结构。
这方面的研究目前比较活跃。
l从根本上改变诺依曼机的控制流驱动方式。
例如,采用数据流驱动工作方式的数据流计算机,只要数据已经准备好,有关的指令就可并行池执行。
这是真正非诺依曼化的计算机,它为并行处理开辟了新的前景,但由于控制的复杂性,仍处于实验探索之中。
1.2.2计算机系统结构的过去和未来
发展:
电子管→晶体管→集成电路→大规模、超大规模集成电路
趋势:
l由于计算机网络和分布式计算机系统能为信息处理提供廉价的服务,因此计算机系统的进一步发展,“三网合一”,将进入以通信为中心的体系结构。
l计算机智能化将进一步发展,各种知识库及人工智能技术将进一步普及,人们将用自然语言和机器对话。
计算机从数值计算为主过渡到知识推理为主,从而使计算机进入知识处理阶段。
l随着大规模集成电路的发展,不仅用多处理机技术来实现大型机系统功能,而且会出现计算机的动态结构,即所谓模块化计算机系统结构。
l多媒体技术将有重大突破和发展,并在微处理机、计算机网络与通信等方面引起一次巨大变革。
1.3计算机的软件
计算机硬件是载体,软件是灵魂。
1.3.1软件的组成与分类
分类:
系统程序、应用程序
1.3.2软件的发展演变
手编程序(目的程序)→汇编程序→算法语言(高级语言)
高级语言与机器语言的转换:
编译系统、解释系统
操作系统、数据库
1.4计算机系统的层次结构
1.4.1多级组成的计算机系统
图1.6五个级别:
第一级微程序设计级、第二级是一般机器级、第三级是操作系统级、第四级是汇编语言级、第五级是高级语言级。
1.4.2软件与硬件的逻辑等价性
补充:
计算机的性能指标
l基本字长
基本字长是指参与运算的数的基本位数,它标志着计算精度。
位数越多,精度越高,但硬件成本也越高,因为它决定着寄存器、运算部件、数据总线等的位数。
l主存容量
主存储器是CPU可以直接访问的存储器,需要执行的程序与需要处理的数据就放在主存之中。
主存容量大则可以运行比较复杂的程序,并可存入大量信息,可利用更完善的软件支撑环境。
所以,计算机处理能力的大小在很大程度上取决于主存容量的大小。
l外存容量
外存容量一般是指计算机系统中联机运行的外存储器容量。
由于操作系统、编译程序及众多的软件资源往往存放在外存之中,需用时再调入主存运行。
在批处理、多道程序方式中,也常将各用户待执行的程序、数据以作业形式先放在外存中,再陆续调入主存运行。
所以,联机外存容量也是一项重要指标,一般以字节数表示。
l运算速度
同一台计算机,执行不同的运算所需时间可能不同,因而对运算速度的描述常采用不同方法。
常用的有CPU时钟频率、每秒平均执行指令数(ips)、单独注明时间等。
l所配置的外围设备及其性能指标
外围设备配置也是影响整个系统性能的重要因素,所以在系统技术说明中常给出允许配置情况与实际配置情况。
l系统软件配置情况
作为一种硬件系统,允许配置的系统软件原则上是可以不断扩充的,但实际购买的某个系统究竟已配置哪些软件,则表明它的当前功能。
第二章运算方法和运算器
2.1数据与文字的表示方法
2.1.1数据格式
在选择计算机的数的表示方式时,应当全面考虑以下几个因素:
l要表示的数的类型(小数、整数、实数和复数):
决定表示方式
l可能遇到的数值范围:
确定存储、处理能力
l数值精确度:
处理能力相关
l数据存储和处理所需要的硬件代价:
造价高低
两种常用格式:
l定点格式:
定点格式容许的数值范围有限,但要求的处理硬件比较简单;
l浮点格式:
容许的数值范围很大,但要求的处理硬件比较复杂。
1)定点数表示法
定点指小数点的位置固定,为了处理方便,一般分为定点纯整数和纯小数。
2)浮点数表示法
由于所需表示的数值取值范围相差十分悬殊,给存储和计算带来诸多不便,因此出现了浮点运算法。
浮点表示法,即小数点的位置是浮动的。
其思想来源于科学计数法。
IEEE754的浮点数(比较特殊)
浮点数的规格化:
主要解决同一浮点数表示形式的不唯一性问题。
规定,否则尾数要进行左移或右移。
机器零的概念:
尾数为0或是阶码值小于所能表示的最小数。
3)十进制数串的表示方法
由于人们对十进制比较熟悉,因此在计算机中要增加对十进制运算的支持。
两种方式:
l将十进制数变为二进制数运算,输出时再由二进制变为十进制。
l直接的十进制运算
直接运算的表示方法:
l字符串形式:
用于非数值计算领域
l压缩的十进制数串:
分为定长和不定长两种。
需要相应的十进制运算器和指令支持。
4)自定义数据表示
标志符数据表示、描述符数据表示
区别:
l标志符与每个数据相连,二者合起来存放在一个存储单元,而描述符要和数据分开存放;
l描述符表示中,先访问描述符,后访问数据,至少增加一次访存;
l描述符是程序的一部分,而不是数据的一部分。
2.1.2数的机器码表示
真值(书写用)、机器码(机器内部使用)的概念
1)原码:
比较自然的表示法,最高位表示符号,0为正,1为负。
优点:
简单易懂。
缺点:
加减法运算复杂。
2)补码:
加减法运算方便,减法可以转换为加法。
定点小数的补码,公式2.9
定点整数的补码,公式2.10
3)反码:
为计算补码方便而引入
计算公式,小数公式2.11,整数公式2.12
由反码求补码:
符号位置1,各位取反,末位加1。
4)移码:
用于阶码的表示,两个移码容易比较大小,便于对阶。
定义:
公式2.14。
即将数值向X轴正方向平移2n
2.1.3字符与字符串的表示方式
ASCII码
2.1.4汉字的表示方式
1)输入码:
用于汉字输入
2)内码:
用于汉字的存储
3)字模码:
用于汉字的显示
2.1.5校验码
奇、偶校验码
2.2定点加法、减法运算
2.2.1补码加法
加法公式:
公式2.17
证明:
P31
2.2.2补码减法
加法公式:
公式2.18
证明:
P32
2.2.3溢出概念与检测方法
溢出概念:
上溢、下溢
检测方法:
双符号位、单符号位
2.2.4基本的二进制加法/减法器
进位处理方式:
串行进位(行波进位)、并行进位
二进制加法/减法器图2.2,
2.2.5十进制加法器
十进制加法/减法器图2.3
2.3定点乘法运算
2.3.1原码并行乘法
二进制乘法公式:
公式2。
26
人工乘法过程与二进制乘法
乘法器分类:
串行、并行。
由于串行乘法速度太慢,已被淘汰。
不带符号的阵列乘法器图2.5
不带符号的阵列乘法器执行时间分析
带符号的阵列乘法器原理:
首先取补→不带符号乘法→结果取补
取补器电路图,图2.6。
方法:
从右向左找到第一个“1”,这个“1”向右,包括本身保持不变,向左都取反。
取补器电路执行时间分析
2.3.2补码并行乘法
补码与真值的转换公式,公式2.29、2.30。
推导过程。
一般化的加法器:
有负权输入的,即可以做减法的。
直接补码阵列除法器:
节省了取补时间,大大的加快了乘法的速度。
结构图见图2.8。
2.4定点除法运算
2.4.1原码除法算法原理
二进制除法公式:
P45公式
余数处理的两种方法:
恢复余数法:
运算步骤不确定,控制复杂,不适合计算机运算。
加减交替法:
不恢复余数,运算步骤确定,适合计算机操作。
2.4.2并行除法器
CAS的结构,图2.9(a),并行除法器结构图2.9(b)。
并行除法器执行时间分析
2.5定点运算器的组成
2.5.1逻辑运算
逻辑数概念:
不带符号的二进制数。
四种逻辑运算:
逻辑非、逻辑加、逻辑乘、逻辑异
2.5.2多功能算术/逻辑运算单元(ALU)
并行进位,行波进位加/减法器存在的两个问题:
l运算时间长
l行波进位加/减法器只能完成加法和减法,而不能完成逻辑操作
图2.11说明:
控制端M用来控制作算术运算还是逻辑运算,两种运算的区别在于是否对进位进行处理。
M=0时,对进位无影响,为算术运算;M=1时,进位被封锁,为逻辑运算。
正逻辑中,“1”用高电平表示,“0”用低电平表示,而负逻辑刚好相反。
正逻辑与负逻辑的关系为,正逻辑的“与”到负逻辑中变为“或”,即+·互换。
表2.5的正负逻辑之间的转换可用上述规则实现。
先行进位的实现:
公式2.38
2.5.3内部总线
总线分类:
内部总线、外部总线(系统总线)、通信总线。
总线又可分为单向总线和双向总线。
带锁存器的总线可实现总线的复用。
2.5.4定点运算器的基本结构
运算器包括ALU、阵列乘除器件、寄存器、多路开关、三态缓冲器、数据总线等逻辑部件。
运算器的设计,主要是围绕着ALU和寄存器同数据总线之间如何传送操作数和运算结果而进行的。
运算器的三种结构形式:
l单总线结构的运算器:
这种结构的主要缺点是操作进度较慢,但控制电路比较简单。
l双总线结构的运算器
l三总线结构的运算器:
三总线结构的运算器的特点是操作时间快
2.6浮点运算方法和浮点运算器
2.6.1浮点加法、减法运算
浮点加减法的规则,见公式2.39
运算步骤:
0操作数检查→对阶→尾数加/减→规格化、舍入
注意:
对阶时,小阶向大阶看齐,否则会丢失高有效位。
规格化时,左规、右规是指尾数移动方向。
舍入处理的方法
2.6.2浮点乘、除法运算
浮点乘、除法规则,公式2.40、公式2.41
运算步骤:
0操作数检查→阶码加/减→尾数乘/除→规格化、舍入
移码的加减运算规律,公式2.42、公式2.43
2.6.3浮点运算流水线
为了实现流水,首先必须把输入的任务分割成一系列的子任务,使各子任务能在流水线的各个阶段并发的执行。
对于流水线方式,某一个任务的总体运算时间并没有缩短,而是系统的整体运算时间缩短了。
流水线分类:
l线性流水线:
不带反馈线
l非线性流水线:
带反馈线
加速比的定义,公式2.47
2.6.4浮点运算器实例
第三章存储系统
3.1存储器概述
3.1.1存储器分类
存储器是计算机系统中的记忆设备,用来存放程序和数据。
概念:
存储位(存储元)、存储单元、存储器。
存储器分类方式:
l按存储介质分
l按存取方式分
l按存储器的读写功能分
l按信息的可保存性分
l按在计算机系统中的作用分
3.1.2存储器的分级结构
理想的存储器应该是容量大、速度高、成本低,但现实中没有这样的存储器,因此就要使用分级存储体系。
三个层次:
(寄存器)→Cache→主存→辅存,按照这个顺序速度递减,容量大,成本低。
3.1.3主存储器的技术指标
存储器编址方式:
按字编址、按字节编址。
在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。
存取时间又称存储器访问时间,是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期是指连续启动两次独立的存储器操作(如连续两次读操作)所需间隔的最小时间。
通常,存储周期略大于存取时间。
存储器带宽是单位时间里存储器所存取的信息量,单位为位/秒或字节/秒。
3.2随机读写存储器
常用的RAM按半导体材料分有双极型(TTL)半导体存储器和金属氧化物(MOS)半导体存储器两种。
根据存储信息机构的原理不同,又分为静态MOS存储器(SRAM)和动态MOS存储器(DRAM)。
半导体存储器的主要优点是存取速度快,存储体积小,可靠性高,价格低廉;
主要缺点是断电时读写存储器不能保存信息.
3.2.1SRAM存储器
存储元的结构图,见图3.2。
三种操作:
保持、读出、写入。
SRAM存储器的组成,见图3.3,包括存储体、地址译码器、驱动器、I/O电路、片选与读/写控制电路、输出驱动电路。
SRAM与CPU的连接:
位扩展法、字扩展法。
要求掌握。
SRAM的读写周期,图3.8,注意,地址、数据以及控制信号的先后顺序。
3.2.2DRAM存储器
SRAM的外围电路简单,速度快,但其使用的器件多,集成度不高。
DRAM则可大幅度提高集成度。
四管DRAM和单管DRAM的结构见图3.10
DRAM的操作:
读、写、刷新。
DRAM的实例见图3.11
DRAM的刷新方式:
集中式、分散式、异步式。
DRAM的控制电路见图3.16,主要包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。
DRAM控制器的组成:
地址多路开关、刷新定时器、刷新地址计数器、仲裁电路、定时发生器。
3.2.3主存储器组成实例
3.2.4高性能的主存储器
EDRAM的特点,在DRAM芯片上集成了一个小容量的SRAM作为Cache。
3.3只读存储器和闪速存储器
3.3.1只读存储器
ROM的工作方式:
给定一个地址码,得到事先存入的确定数据。
ROM的优点:
具有不易失性,即是电源被切断,ROM的信息也不会丢失。
而使用SRAM进行存储,需要有电池等设备。
ROM的分类:
l掩模式只读存储器:
优点:
可靠性高,集成度高,价格便宜。
缺点:
不能重写。
l一次编程只读存储器:
分为PN结击穿型和熔丝烧断型两种。
第一种写入原理属于结破坏型,即在行列线交点处制作一对彼此反向的二级管,它们由于反向而不能导通,称为0。
若该位需要写入1,则在相应行列线之间加较高电压,将反偏的一只二极管永久性击穿,留下正向可导通的一只二极管,称为写入1。
显然这是不可逆转的。
更常用的一种写入原理属于熔丝型,制造时在行列交点处连接一段熔丝,即易熔材料称为存入0。
若该位需写入1,则让它通过较大电流,使熔丝熔断。
显然这也是不可逆转的。
l多次编程只读存储器:
分为EPROM、EEPROM、FLASHROM
EPROM原理:
图3.21(b)
EPROM实例:
表3.22716的工作模式
例3为一计算机存储器的典型配置,包括ROM和RAM,要求掌握其逻辑结构图的画法。
3.3.2闪速存储器
闪速存储器的存储元电路是在CMOS单晶体管EPROM存储元基础上制造的,因此它具有非易失性。
不同的是,EPROM通过紫外光照射进行擦除,而闪速存储器则是在EPROM沟道氧化物处理工艺中特别实施了电擦除和编程次数能力的设计。
闪速存储器的性能:
表3.3
闪速存储器的特点:
l固有的非易失性
l廉价的高密度
l可直接执行
l固态性能
闪速存储器的逻辑结构图3.25,包含一个指令寄存器,用于擦除和重写。
闪速存储器工作模式表3.4
闪速存储器与CPU的连接较为简单,见图3.26。
3.4高速存储器
传统存储器的问题:
速度慢,和CPU的速度不匹配,原因如下:
lCPU和主存储器是用不同的材料制成的
l一个CPU周期可能需要几个存储器字
这种情况便成为限制高速计算的主要问题,解决方法有:
l主存储器采用更高速的技术来缩短存储器的读出时间,或加长存储器的字长
l采用并行操作的双端口存储器
l在CPU和主存储器之间插入一个高速缓冲存储器(cache),以缩短读出时间
l在每个存储器周期中存取几个字
3.4.1双端口存储器
双端口存储器的典型实例是显示存储器(显存),CPU向显存的一个端口中写入数据,显示控制器从另一个端口中读出数据送显示器。
图3.27是双端口存储器的逻辑结构框图,图中两个端口共享同一存储矩阵,但其地址、数据和控制信号都是独立的。
当两个端口的地址不相同时,在两个端口上进行读写操作,则不会发生冲突。
当两个端口同时存取存储器同一存储单元时,便发生读写冲突。
此时,由判断逻辑来决定哪一个端口进行读写操作。
判断的方法有两种:
(1)如果地址匹配且在之前有效,片上的控制逻辑在和之间进行判断来选择端口(判断)。
(2)如果在地址匹配之前变低,片上的控制逻辑在左、右地址间进行判断来选择端口(地址有效判断)。
3.4.2多模块交叉存储器
多模块存储器的两种编址方式:
顺序方式和交叉方式
顺序方式的可靠性高,可扩展性好,但其是串行工作,存储器的带宽受限制。
交叉方式的存储器可以实现多模块流水式并行存取,大大提高存储器的带宽。
由于CPU的速度比存储器快,假如我们能同时从存储器取出M条指令,这必然会提高机器的运行速度。
多体交叉存储器就是基于这种思想提出来的。
存储器地址交叉的方式:
采用模除的方法,即二进制地址的低位表示该单元所在的模块。
多模块交叉存储器存取时间的定量分析:
公式3.2,公式3.3。
在二模块交叉存储器实例中,主存储器按字节编址,而不是按字编址。
注意四个字节允许信号。
3.4.3相联存储器
相联存储器的特点:
按内容寻址
相联存储器的组成:
见图3.34
在计算机系统中,相联存储器主要用于虚拟存储器中存放分段表、页表和快表;在高速缓冲存储器中,相联存储器作为存放从主存调入快存的页面单元地址之用。
这是因为,在这两种应用中,都需要快速查找。
具体可参考下节内容:
Cache存储器。
3.5Cache存储器
3.5.1Cache基本原理
Cache是为了解决CPU和主存之间速度匹配问题而采用的一项重要技术。
它的存取速度要比主存快,由高速的SRAM组成,全部功能由硬件实现,保证了其高速度。
Cache与存储系统的关系见图3.35。
Cache除了有SRAM外,还要有控制逻辑。
注意:
Cache与主存之间数据交换的单位是“块”。
Cache的基本操作方式:
CPU首先在Cache中进行比较(可使用相联存储器),若Cache中有要访问的数据,则无需访存,若没有在进行主存读写,同时,把该数据所在的块复制到Cache中。
Cache的这种操作是基于程序执行的局部性原理,程序的局部性包括时间局部性、空间局部性等,例如,循环程序。
具体内容可参考操作系统中的存储管理。
几个计算公式:
命中率的计算,公式3.4,存储系统的平均访问时间,公式3.5,访问效率,公式3.6。
3.5.2主存与Cache的地址映射
由于Cache比主存小的多,因此必须使用一种机制将主存地址定位到Cache中,即地址映射。
这个映射过程全部由硬件实现,对程序员透明。
映射的三种方式:
全相联:
灵活,不易产生冲突。
其缺点是比较电路难于实现,且效率低,速度慢。
直接映射:
硬件简单,成本低,但容易产生冲突,不能有效利用Cache空间。
组相联:
结合上面两种的优点。
3.5.3替换策略
当使用全相联和组相联方式时,就会使用到替换策略或是替换算法。
较为简单的替换算法有FIFO,但其效果不是很好,不符合程序的局部性原则,经常出现所谓的“颠簸”现象。
常用的替换算法有如下三种:
l最不经常使用(LFU)算法:
这种算法将计数周期限定在对这些特定行两次替换之间的时间间隔内,因而不能严格反映近期访问情况。
没有考虑对新调入行的处理,因为新调入行的计数值小,容易被替换出去。
l近期最少使用(LRU)算法:
目前使用较多的一种策略,能够有效的提高命中率。
l随机替换:
硬件上容易实现并且速度快,虽然表面看起来算法比较随意,但实际模拟显示,其性能还是不错的。
3.5.4Cache的写操作策略
即Cache的数据一致性维护策略。
主要有三种方式
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 备课 笔记 计算机 原理 资料