第四章 存储器.docx
- 文档编号:6660123
- 上传时间:2023-01-08
- 格式:DOCX
- 页数:42
- 大小:432.46KB
第四章 存储器.docx
《第四章 存储器.docx》由会员分享,可在线阅读,更多相关《第四章 存储器.docx(42页珍藏版)》请在冰豆网上搜索。
第四章存储器
第一讲:
第四章存储器系统
回顾:
微型计算机系统的硬件组成,存储器在微机系统中的功能和作用。
本讲重点:
微机存储器系统的基本概况,存储器的分类,内部存储器的系统结
构,动、静态读写存储器RAM的基本存储单元与芯片。
讲授内容:
4.1概述
存储器是计算机(包括微机)硬件系统的重要组成部分,有了存储器,计算机才具有“记忆”功能,才能把程序及数据的代码保存起来,才能使计算机系统脱离人的干预,而自动完成信息处理的功能。
存储器系统的三项主要性能是指标容量、速度和成本。
存储容量是存储器系统的首要性能指标,因为存储容量越大,则系统能够保存的信息量就越多,相应计算机系统的功能就越强;
存储器的存取速度直接决定了整个微机系统的运行速度,因此,存取速度也是存储器系统的重要的性能指标;
存储器的成本也是存储器系统的重要性能指标。
为了在存储器系统中兼顾以上三个方面的指标,目前在计算机系统中通常采用三级存储器结构,即使用高速缓冲存储器、主存储器和辅助存储器,由这三者构成一个统一的存储系统。
从整体看,其速度接近高速缓存的速度,其容量接近辅存的容量,而其成本则接近廉价慢速的辅存平均价格。
一、存储器分类
1.按构成存储器的器件和存储介质分类
按构成存储器的器件和存储介质主要可分为:
磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。
2.按存取方式分类
可将存储器分为随机存取存储器、只读存储器两种形式。
(1).随机存储器RAM(RandomAccessMemory)
又称读写存储器,指能够通过指令随机地、个别地对其中各个单元进行读/写操作的一类存储器。
按照存放信息原理的不同,随机存储器又可分为静态和动态两种。
静态RAM是以双稳态元件作为基本的存储单元来保存信息的,因此,其保存的信息在不断电的情况下,是不会被破坏的;而动态RAM是靠电容的充、放电原理来存放信息的,由于保存在电容上的电荷,会随着时间而泄露,因而会使得这种器件中存放的信息丢失,必须定时进行刷新。
(2).只读存储器ROM(Read-OnlyMemory)
在微机系统的在线运行过程中,只能对其进行读操作,而不能进行写操作的一类存储器。
ROM通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。
随着半导体技术的发展,只读存储器也出现了不同的种类,如可编程的只读存储器PROM(ProgrammableROM),可擦除的可编程的只读存储器EPROM(ErasibleProgrammableROM)和EEPROM(ElectricErasibleProgrammableROM)以及掩膜型只读存储器MROM(MaskedROM)等,近年来发展起来的快擦型存储器(F1ashMemory)具有EEPROM的特点。
3.按在微机系统中位置分类
分为主存储器(内存)、辅助存储器(外存)、缓冲存储器等,主存储器又称为系统的主存或者内存,位于系统主机的内部,CPU可以直接对其中的单元进行读/写操作;辅存存储器又称外存,位于系统主机的外部,CPU对其进行的存/取操作,必须通过内存才能进行;缓冲存储器位于主存与CPU之间,其存取速度非常快,但存储容量更小,可用来解决存取速度与存储容量之间的矛盾,提高整个系统的运行速度。
另外,还可根据所存信息是否容易丢失,而把存储器分成易失性存储器和非易失性存储器。
如半导体存储器(DRAM,SRAM),停电后信息会丢失,属易失性;而磁带和磁盘等磁表面存储器,属非易失性存储器。
存储器分类表如下所示(P87):
双极型半导体存储器
随机存储器(RAM)
MOS存储器(静态、动态)
主存储器可编程只读存储器PROM
只读存储器(ROM)可擦除可编程只读存储器EPROM,EEPROM
掩膜型只读存储器MROM
快擦型存储器
存储器磁盘(软盘、硬盘、盘组)存储器
辅助存储器磁带存储器
光盘存储器
缓冲存储器
二、存储器的系统结构
一般情况下,一个存储器系统由以下几部分组成。
1.基本存储单元
一个基本存储单元可以存放一位二进制信息,其内部具有两个稳定的且相互对立的状态,并能够在外部对其状态进行识别和改变。
不同类型的基本存储单元,决定了由其所组成的存储器件的类型不同。
2.存储体(以图示讲解说明)
一个基本存储单元只能保存一位二进制信息,若要存放M×N个二进制信息,就需要用M×N个基本存储单元,它们按一定的规则排列起来,由这些基本存储单元所构成的阵列称为存储体或存储矩阵。
3.地址译码器
由于存储器系统是由许多存储单元构成的,每个存储单元一般存放8位二进制信息,为了加以区分,我们必须首先为这些存储单元编号,即分配给这些存储单元不同的地址。
地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码,选择与此地址码相对应的存储单元,以便对该单元进行读/写操作。
存储器地址译码有两种方式,通常称为单译码与双译码。
(1).单译码
单译码方式又称字结构,适用于小容量存储器。
(2).双译码
在双译码结构中,将地址译码器分成两部分,即行译码器(又叫X译码器)和列译码器(又叫Y译码器)。
X译码器输出行地址选择信号,Y译码器输出列地址选择信号。
行列选择线交叉处即为所选中的内存单元,这种方式的特点是译码输出线较少。
4.片选与读/写控制电路
片选信号用以实现芯片的选择。
对于一个芯片来讲,只有当片选信号有效时,才能对其进行读/写操作。
片选信号一般由地址译码器的输出及一些控制信号来形成,而读/写控制电路则用来控制对芯片的读/写操作。
5.I/O电路
I/O电路位于系统数据总线与被选中的存储单元之间,用来控制信息的读出与写入,必要时,还可包含对I/O信号的驱动及放大处理功能。
6.集电极开路或三态输出缓冲器
为了扩充存储器系统的容量,常常需要将几片RAM芯片的数据线并联使用或与双向的数据线相连,这就要用到集电极开路或三态输出缓冲器。
7.其它外围电路
对不同类型的存储器系统,有时,还专门需要一些特殊的外围电路,如动态RAM中的预充电及刷新操作控制电路等,这也是存储器系统的重要组成部分。
4.2读写存储器RAM
RAM(RandomAccessMemory)意指随机存取存储器,其工作特点是:
在微机系统的工作过程中,可以随机地对其中的各个存储单元进行读/写操作。
读写存储器分为静态RAM与动态RAM两种。
一、静态RAM
1.基本存储单元
静态RAM的基本存储单元是由两个增强型的NM0S反相器交叉耦合而成的触发器,每个基本的存储单元由六个MOS管构成,所以,静态存储电路又称为六管静态存储电路。
图4-1(a)为六管静态存储单元的原理示意图。
其中T1、T2为控制管,T3、T4为负载管。
这个电路具有两个相对的稳态状态,若Tl管截止则A=“l”(高电平),它使T2管开启,于是B=“0”(低电平),而B=“0”又进一步保证了T1管的截止。
所以,这种状态在没有外触发的条件下是稳定不变的。
同样,T1管导通即A=“0”(低电平),T2管截止即B=“1”(高电平)的状态也是稳定的。
因此,可以用这个电路的两个相对稳定的状态来分别表示逻辑“1”和逻辑“0”。
当把触发器作为存储电路时,就要使其能够接收外界来的触发控制信号,用以读出或改变该存储单元的状态,这样就形成了如图4-l(b)所示的六管基本存储电路。
其中T5、T6为门控管。
(a)六管静态存储单元的原理示意图(b)六管基本存储电路
图4-1六管静态存储单元
当X译码输出线为高电平时,T5、T6管导通,A、B端就分别与位线D0及
相连;若相应的Y译码输出也是高电平,则T7、T8管(它们是一列公用的,不属于某一个存储单元)也是导通的,于是D0及
(这是存储单元内部的位线)就与输入/输出电路的I/O线及
线相通。
写入操作:
写入信号自I/O线及
线输入,如要写入“1”,则I/O线为高电平而
线为低电平,它们通过T7、T8管和T5、T6管分别与A端和B端相连,使A=“1”,B=“0”,即强迫T2管导通,Tl管截止,相当于把输入电荷存储于Tl和T2管的栅级。
当输入信号及地址选择信号消失之后,T5、T6、T7、T8都截止。
由于存储单元有电源及负载管,可以不断地向栅极补充电荷,依靠两个反相器的交叉控制,只要不掉电,就能保持写入的信息“1”,而不用再生(刷新)。
若要写入“0”,则
线为低电乎而I/O线为高电平,使Tl管导通,T2管截止即A=“0”,B=“1”。
读操作:
只要某一单元被选中,相应的T5、T6、T7、T8均导通,A点与B点分别通过T5、T6管与D0及
相通,D0及
又进一步通过T7、T8管与I/O及
线相通,即将单元的状态传送到I/O及
线上。
由此可见,这种存储电路的读出过程是非破坏性的,即信息在读出之后,原存储电路的状态不变。
2.静态RAM存储器芯片Intel2114
Intel2114是一种1K×4的静态RAM存储器芯片,其最基本的存储单元就是如上所述的六管存储电路,其它的典型芯片有Ietel6116/6264/62256等。
(1).芯片的内部结构
如图4-2所示,它包括下列几个主要组成部分:
图4-2Intel2114静态存储器芯片的内部结构框图
•存储矩阵:
Intel2114内部共有4096个存储电路,排成64×64的短阵形式;
•地址译码器:
输入为10根线,采用两级译码方式,其中6根用于行译码,4根用于列译码;
•I/O控制电路:
分为输入数据控制电路和列I/O电路,用于对信息的输入/输出进行缓冲和控制;
•片选及读/写控制电路:
用于实现对芯片的选择及读/写控制。
(2).Intel2114的外部结构
Intel2114RAM存储器芯片为双列直插式集成电路芯片,共有18个引脚,引脚图如图4-3所示,各引脚的功能如下:
•A0-A9:
10根地址信号输入引脚。
•
:
读/写控制信号输入引脚,当
为低电平时,使输入三态门导通,信息由数据总线通过输入数据控制电路写入被选中的存储单元;反之从所选中的存储单元读出信息送到数据总线。
•I/O1~I/O4:
4根数据输入/输出信号引脚,图4-3Intel2114引脚图
•
:
低电平有效,通常接地址译码器的输出端。
•+5V:
电源。
•GND:
地。
二、动态RAM
1.动态RAM基本存储单元
静态RAM的基本存储单元是一个RS触发器,因此,其状态是稳定的,但由于每个基本存储单元需由6个MOS管构成,就大大地限制了RAM芯片的集成度。
如图4-4所示,就是一个动态RAM的基本存储单元,它由一个MOS管T1和位于其栅极上的分布电容c构成。
当栅极电容C上充有电荷时,表示该存储单元保存信息“1”。
反之,当栅极电容上没有电荷时,表示该单元保存信息“0”。
由于栅极电容上的充电与放电是两个对立的状态,因此,它可以作为一种基本的存储单元。
图4-4单管动态存储单元
写操作:
字选择线为高电平,T1管导通,写信号通过位线存入电容C中;
读操作:
字选择线仍为高电平,存储在电容C上的电荷,通过T1输出到数据线上,通过读出放大器,即可得到所保存的信息。
刷新:
动态RAM存储单元实质上是依靠T1管栅极电容的充放电原理来保存信息的。
时间一长,电容上所保存的电荷就会泄漏,造成了信息的丢失。
因此,在动态RAM的使用过程中,必须及时地向保存“1”的那些存储单元补充电荷,以维持信息的存在。
这一过程,就称为动态存储器的刷新操作。
2.动态RAM存储器芯片Intel2164A
Intel2164A是一种64K×1的动态RAM存储器芯片,它的基本存储单元就是采用单管存储电路,其它的典型芯片有Ietel21256/21464等。
(1).Intel2164A的内部结构
如图4-5所示,其主要组成部分如下:
图4-5Intel2164A内部结构
•存储体:
64K×1的存储体由4个128×128的存储阵列构成;
•地址锁存器:
由于Intel2164A采用双译码方式,故其16位地址信息要分两次送入芯片内部。
但由于封装的限制,这16位地址信息必须通过同一组引脚分两次接收,因此,在芯片内部有一个能保存8位地址信息的地址锁存器;
•数据输入缓冲器:
用以暂存输入的数据;
•数据输出缓冲器:
用以暂存要输出的数据;
•1/4I/O门电路:
由行、列地址信号的最高位控制,能从相应的4个存储矩阵中选择一个进行输入/输出操作;
•行、列时钟缓冲器:
用以协调行、列地址的选通信号;
•写允许时钟缓冲器:
用以控制芯片的数据传送方向;
•128读出放大器:
与4个128×128存储阵列相对应,共有4个128读出放大器,它们能接收由行地址选通的4×128个存储单元的信息,经放大后,再写回原存储单元,是实现刷新操作的重要部分;
•1/128行、列译码器:
分别用来接收7位的行、列地址,经译码后,从128×128个存储单元中选择一个确定的存储单元,以便对其进行读/写操作。
(2).Intel2164A的外部结构
Intel2164A是具有16个引脚的双列直插式集成电路芯片,其引脚安排如图4-6所示。
•A0~A7:
地址信号的输入引脚,用来分时接收CPU送来的8位行、列地址;
•
:
行地址选通信号输入引脚,低电平有效,兼作芯片选择信号。
当
为低电平时,表明芯片当前接收的是行地址;
•
:
列地址选通信号输入引脚,低电平有效,表明当前正在接收的是列地址(此时
应保持为低电平);
•
:
写允许控制信号输入引脚,当其为低电平时,执行写操作;否则,执行读操作。
•DIN:
数据输入引脚;
•DOUT:
数据输出引脚;图4-6Intel2164A引脚
•VDD:
十5V电源引脚;
•Css:
地;
•N/C:
未用引脚。
(3).Intel2164A的工作方式与时序
读操作
在对Intel2164A的读操作过程中,它要接收来自CPU的地址信号,经译码选中相应的存储单元后,把其中保存的一位信息通过DOUT数据输出引脚送至系统数据总线。
Intel2164A的读操作时序如图4-7所示。
从时序图中可以看出,读周期是由行地址选通信号
有效开始的,要求行地址要先于
信号有效,并且必须在
有效后再维持一段时间。
同样,为了保证列地址的可靠锁存,列地址也应领先于列地址锁存信号
有效,且列地址也必须在
有效后再保持一段时间。
要从指定的单元中读取信息,必须在
有效后,使
也有效。
由于从
有效起到指定单元的信息读出送到数据总线上需要一定的时间,因此,存储单元中信息读出的时间就与
开始有效的时刻有关。
图4-7Intel2164A读操作的时序
存储单元中信息的读写,取决于控制信号
。
为实现读出操作,要求
控制信号无效,且必须在
有效前变为高电平。
写操作
在Intel2164A的写操作过程中,它同样通过地址总线接收CPU发来的行、列地址信号,选中相应的存储单元后,把CPU通过数据总线发来的数据信息,保存到相应的存储单元中去。
Intel2164A的写操作时序如图4-8所示。
图4-8Intel2164A写操作的时序
读-修改-写操作
这种操作的性质类似于读操作与写操作的组合,但它并不是简单地由两个单独的读周期与写周期组合起来,而是在
和
同时有效的情况下,由
信号控制,先实现读出,待修改之后,再实现写入。
其操作时序如图4-9所示。
刷新操作
Intel2164A内部有4×128个读出放大器,在进行刷新操作时,芯片只接收从地址总线上发来的行地址(其中RA7不起作用),由RA0~RA6共七根行地址线在四个存储矩阵中各选中一行,共4×128个单元,分别将其中所保存的信息输出到4×128个读出放大器中,经放大后,再写回到原单元,即可实现512个单元的刷新操作。
这样,经过128个刷新周期就可完成整个存储体的刷新。
图4-9Intel2164A读-修改-写操作的时序
图4-10Intel2164A唯
有效刷新操作的时序
数据输出
数据输出具有三态缓冲器,它由
控制,当
为高电平时,输出Dout呈高阻抗状态,在各种操作时的输出状态有所不同。
页模式操作
在这种方式下,维持行地址不变(
不变),由连续的
脉冲对不同的列地址进行锁存,并读出不同列的信息,而
脉冲的宽度有一个最大的上限值。
在页模式操作时,可以实现存储器读、写以及读-修改-写等操作。
有关上述时序图中参数的具体值,请参考有关的技术手册。
习题与思考:
1.试说明存储器系统的主要性能指标。
2.存储器的哪一部分用来存储程序指令及像常数和查找表一类的固定不变的信息?
哪一部
分用来存储经常改变的数据?
3.术语“非易失性存储器”是什么意思?
PROM和EPROM分别代表什么意思?
4.微型计算机中常用的存储器有哪些类型?
它们各有何特点?
分别适用于哪些场合?
5.试比较静态RAM和动态RAM的优缺点,并说明有何种方法可解决掉电时动态RAM
第二讲:
4.3只读存储器ROM
回顾:
微型计算机存储器系统的分类及读/写存储器RAM。
本讲重点:
只读存储器ROM及其基本存储单元与芯片。
讲授内容:
4.3只读存储器ROM
指在微机系统的在线运行过程中,只能对其进行读操作,而不能进行写操作的一类存储器,在不断发展变化的过程中,ROM器件也产生了掩模ROM、PROM、EPROM、EEPROM等各种不同类型。
一、掩模ROM
如图4-11所示,是一个简单的4×4位的MOSROM存储阵列,采用单译码方式。
这时,有两位地址输入,经译码后,输出四条字选择线,每条字选择线选中一个字,此时位线的输出即为这个字的每一位。
此时,若有管子与其相连(如位线1和位线4),则相应的MOS管就导通,这些位线的输出就是低电表
平,表示逻辑“0”;而没有管图4-11简单的4×4位的MOSROM存储阵列
子与其相连的位线(如位线2和位线3),则输出就是高电平,表示逻辑“1”。
二、可编程的ROM
掩模ROM的存储单元在生产完成之后,其所保存的信息就已经固定下来了,这给使用者带来了不便。
为了解决这个矛盾,设计制造了一种可由用户通过简易设备写入信息的ROM器件,即可编程的ROM,又称为PROM。
PROM的类型有多种,我们以二极管破坏型PROM为例来说明其存储原理。
这种PROM存储器在出厂时,存储体中每条字线和位线的交叉处都是两个反向串联的二极管的PN结,字线与位线之间不导通,此时,意味着该存储器中所有的存储内容均为“1”。
如果用户需要写入程序,则要通过专门的PROM写入电路,产生足够大的电流把要写入“1”的那个存储位上的二极管击穿,造成这个PN结短路,只剩下顺向的二极管跨连字线和位线,这时,此位就意味着写入了“1”。
读出的操作同掩模ROM。
除此之外,还有一种熔丝式PROM,用户编程时,靠专用写入电路产生脉冲电流,来烧断指定的熔丝,以达到写入“1”的目的。
对PROM来讲,这个写入的过程称之为固化程序。
由于击穿的二极管不能再正常工作,烧断后的熔丝不能再接上,所以这种ROM器件只能固化一次程序,数据写入后,就不能再改变了。
三、可擦除可编程的ROM
1.基本存储电路
可擦除可编程的ROM又称为EPROM。
它的基本存储单元的结构和工作原理如图4-12所示。
与普通的P沟道增强型MOS电路相似,这种EPROM电路在N型的基片上扩展了两个高浓度的P型区,分别引出源极(S)和漏极(D),在源极与漏极之间有一个由多晶硅做成的栅极,但它是浮空图图4-12P沟道EPROM结构示意图的,被绝缘物SiO2所包围。
在芯片制作完成时,每个单元的浮动栅极上都没有电荷,所以管子内没有导电沟道,源极与漏极之间不导电,其相应的等效电路如图4-12(b)所示,此时表示该存储单元保存的信息为“1”。
向该单元写入信息“0”:
在漏极和源极(即S)之间加上十25v的电压,同时加上编程脉冲信号(宽度约为50ns),所选中的单元在这个电压的作用下,漏极与源极之间被瞬时击穿,就会有电子通过SiO2绝缘层注入到浮动栅。
在高压电源去除之后,因为浮动栅被SiO2绝缘层包围,所以注入的电子无泄漏通道,浮动栅为负,就形成了导电沟道,从而使相应单元导通,此时说明将0写入该单元。
清除存储单元中所保存的信息:
必须用一定波长的紫外光照射浮动栅,使负电荷获取足够的能量,摆脱SiO2的包围,以光电流的形式释放掉,这时,原来存储的信息也就不存在了。
由这种存储单元所构成的ROM存储器芯片,在其上方有一个石英玻璃的窗口,紫外线正是通过这个窗口来照射其内部电路而擦除信息的,一般擦除信息需用紫外线照射l5~20分钟。
2.EPROM芯片Intel2716
Intel2716是一种2K×8的EPROM存储器芯片,双列直插式封装,24个引脚,其最基本的存储单元,就是采用如上所述的带有浮动栅的MOS管,其它的典型芯片有Ietel2732/27128/27512等。
(1).芯片的内部结构
Intel2716存储器芯片的内部结构框图如图4-13(b)所示,其主要组成部分包括:
(a)引脚分配图(b)内部结构框图
图4-13Intel2716的内部结构及引脚分配
•存储阵列;Intel2716存储器芯片的存储阵列由2K×8个带有浮动栅的MOS管构成,共可保存2K×8位二进制信息;
•X译码器:
又称为行译码器,可对7位行地址进行译码;
•Y译码器:
又称为列译码器,可对4位列地址进行译码;
•输出允许、片选和编程逻辑:
实现片选及控制信息的读/写;
•数据输出缓冲器:
实现对输出数据的缓冲。
(2).芯片的外部结构:
Intel2716具有24个引脚,其引脚分配如图4-13(a)所示,各引脚的功能如下:
•Al0~A0:
地址信号输入引脚,可寻址芯片的2K个存储单元;
•O7~O0:
双向数据信号输入输出引脚;
•
:
片选信号输入引脚,低电平有效,只有当该引脚转入低电平时,才能对相应的芯片进行操作;
•
:
数据输出允许控制信号引脚,输入,低电平有效,用以允许数据输出;
•Vcc:
+5v电源,用于在线的读操作;
•VPP:
+25v电源,用于在专用装置上进行写操作;
•GND:
地。
(3).Intel2716的工作方式与操作时序
读方式
这是Intel2716连接在微机系统中的主要工作方式。
在读操作时,片选信号
应为低电平,输出允许控制信号
也为低电平其时序波形如图4-14所示。
读周期由地址有效开始,经时间tACC后,所选中单元的内容就可由存储阵列中读出,但能否送至外部的数据总线,还取决于片选信号
和输出允许信号
。
时序中规定,必须从
有效经过tcs时间以及从
有效经过时间tOE,芯片的输出三态门才能完全打开,数据才能送到数据总线。
上述时序图中参数的具体值,请参考有关的技术手册。
除了读方式外,2716还有如下工作方式:
②禁止方式;
③备用方式;
④写入方式;
⑤校核方式;图4-14Intel2716读时序波形
⑥编程。
四、电可擦除可编程序的ROM(ElectronicErasibleProgrammableROM)
电可擦除可编程序的ROM也称为EEPROM即E2PROM。
E2PROM管子的结构示意图如图4-15所示。
它的工作原理与EPROM类似
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第四章 存储器 第四