数字频率计.docx
- 文档编号:6626722
- 上传时间:2023-01-08
- 格式:DOCX
- 页数:11
- 大小:649.90KB
数字频率计.docx
《数字频率计.docx》由会员分享,可在线阅读,更多相关《数字频率计.docx(11页珍藏版)》请在冰豆网上搜索。
数字频率计
EDA技术与VHDL语言
实验与设计
姓名:
袁勇
学号:
1211020109
数字频率设计实验
实验目的:
熟悉QuartusⅡ的图形编辑输入法。
熟悉QuartusⅡ环境下原理图编译和仿真。
设计数字频率发生计。
实验任务:
在QuartusⅡ软件中,用原理图设计2位频率计数器。
仿真并通过,并对仿真结果分析。
实验内容:
1、2位十进制计数器设计:
(1)原理图输入
选择File→New→BlockDiagram/SchematicFile命令,在出现的原理图编辑窗口双击进行输入如下
将程序保存到所建的文件夹里,文件名为“conter8.vhd”,创建工程选择目标芯片“EP3C55F484C8”。
(2)软件编译
选择Processing→StartCompilation命令,则编译结果如下
(3)仿真分析
在NEW中新建窗口,选择VetorWaveformFile,在选Edit→EndTime命令,设置仿真时间为55ns,新建波形文件夹conter8.vwf,信号clk的周期分别为1ns,为50%占空比,选Assignment→Settings,在Settings窗口下选择SimulatorSettings在右侧的Simulationmode下拉表框选functional选择激励文件名为conter8.vwf,波形图如下
(4)结果分析
由仿真图可知,只有当清零信号clr输入为“0”,且使能输入enb为“1”时,计数器才处于计数状态。
此时,每一个CLK时钟下降沿的到来,个位的8421BCD码输出q[3]q[2]q]1]q[0]就加1。
当个位8421BCD码输出为“1001”时,下一个CLK下降沿时,个位输出复位,同时使十位8421BCD码加1。
当个位和十位输出均为“1001”时,下一个CLK下降沿将使个位和十位均复位.
(5)RTL图
选择Tools→Netlist命令,在出现的下拉栏中选RTLViewer,则RTL图如下
2、频率计主结构设计:
(1)原理图输入
选择File→New→BlockDiagram/SchematicFile命令,在出现的原理图编辑窗口双击进行输入如下
将程序保存到所建的文件夹里,文件名为“ft_top.vhd”,创建工程选择目标芯片“EP3C55F484C8”。
(2)软件编译
选择Processing→StartCompilation命令,则编译结果如下
(3)仿真分析
在NEW中新建窗口,选择VetorWaveformFile,在选Edit→EndTime命令,设置仿真时间为55ns,新建波形文件夹ft_top.vwf,信号f_in,cnt_en,lock,clr的周期分别为1ns、3ns、2ns、15ns全为50%占空比,选Assignment→Settings,在Settings窗口下选择SimulatorSettings在右侧的Simulationmode下拉表框选functional选择激励文件名为ft_top.vwf波形图如下
(4)结果分析
仿真波形显示,当CNT_EN为高电平时允许conter8对F_IN计数,低电平时conter8停止计数,由锁存信号LOCK发出的脉冲,将conter8中的两个4位二进制数表述的十进制数“39”锁存进74374中,并由74374分高低位通过总线H[6..0]和L[6..0]输给74248译码输出显示,这就是测得的频率值。
十进制显示值“39”的7段译码值分别为“6F”和“4F”。
此后由清零信号clr对计数器conter8清零,以备下一周期计数之用。
(5)RTL图
选择Tools→Netlist命令,在出现的下拉栏中选RTLViewer,则RTL图如下
3、时序控制电路设计:
(1)原理图输入
选择File→New→BlockDiagram/SchematicFile命令,在出现的原理图编辑窗口双击进行输入如下
将程序保存到所建的文件夹里,文件名为“tf_ctro.vhd”,创建工程选择目标芯片“EP3C55F484C8”。
(2)软件编译
选择Processing→StartCompilation命令,则编译结果如下
(3)仿真分析
在NEW中新建窗口,选择VetorWaveformFile,在选Edit→EndTime命令,设置仿真时间为55ns,新建波形文件夹tf_ctro.vwf,信号clk的周期为1ns全为50%占空比,选Assignment→Settings,在Settings窗口下选择SimulatorSettings在右侧的Simulationmode下拉表框选functional选择激励文件名为tf_ctro.vwf波形图如下
(4)RTL图
选择Tools→Netlist命令,在出现的下拉栏中选RTLViewer,则RTL图如下
4、频率计顶层电路设计:
(1)原理图输入
选择File→New→BlockDiagram/SchematicFile命令,在出现的原理图编辑窗口双击进行输入如下
将程序保存到所建的文件夹里,文件名为“ft_top.vhd”,创建工程选择目标芯片“EP3C55F484C8”。
(2)软件编译
选择Processing→StartCompilation命令,则编译结果如下
(3)仿真分析
在NEW中新建窗口,选择VetorWaveformFile,在选Edit→EndTime命令,设置仿真时间为55ns,新建波形文件夹ft_top.vwf,信号clk的周期分别为1ns,为50%占空比,选Assignment→Settings,在Settings窗口下选择SimulatorSettings在右侧的Simulationmode下拉表框选functional选择激励文件名为ft_top.vwf,波形图如下
(4)结果分析
频率计数器中的计数值q[3..0]、p[7..4]随着F_IN脉冲的输入而不断发生变化,但由于74374的锁存功能,两个74248输出的测频结果L[6.0]和H[6..0]始终分别稳定在“6F”和“4F”上。
(5)RTL图
选择Tools→Netlist命令,在出现的下拉栏中选RTLViewer,则RTL图如下
7
注意事项:
(1)为了构成数字频率计的顶层设计,必须将设计的2位十进制计数器coner8.bdf和时序控制电路tf_ctro.bdf设置成可调用的底层元件,将各原理图处在打开的状态,选择File→Create/Update→CreateSymbolFilesforCurrentFile命令,即可将电路图变成一个元件符号(元件文件名后缀为.bsf),以便在高层设计中调用。
(2)2十进制位计数器的4位输出q[3],q[2],q[1],q[0],p[7],p[6,]p[5],p[4并成总线表达方式,即q[3..0],p[7..4],(注意原理图中的总线表示方法)。
意见和建议:
多加一些和单片机的实例,不然课上着很枯燥,完全是软件,提升不了学生的兴趣,第一节课,应该拿单片机做个试验,学生就有学下去的动力与兴趣,口头上的说,似乎没什么用
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字频率计
![提示](https://static.bdocx.com/images/bang_tan.gif)