数字化语音存储与回放系统设计.docx
- 文档编号:6560887
- 上传时间:2023-01-07
- 格式:DOCX
- 页数:34
- 大小:900.58KB
数字化语音存储与回放系统设计.docx
《数字化语音存储与回放系统设计.docx》由会员分享,可在线阅读,更多相关《数字化语音存储与回放系统设计.docx(34页珍藏版)》请在冰豆网上搜索。
数字化语音存储与回放系统设计
摘要
语音信号处理属于信息科学的一个重要分支,大规模集成技术的高度发展和计算机技术的飞速前进,推动了这一技术的发展。
在数字音频技术和多媒体技术迅速发展的今天,传统的磁带语音录放系统因体积大、使用不便、放音不清晰而受到了巨大挑战。
本组提出的体积小巧,功耗低的数字化语音存储与回放系统,可以有效的解决传统的语音录放系统在电子与信息处理的使用中受到的限制。
本文提出了以SST89E554RC芯片为核心的单片机小系统,用它来实现整个数字化语音存储与回放系统的逻辑控制。
单片机将通过模数转换器A/D转换的数字信号送入外部存储器中,在回放时,单片机再从存储器中读出,送到数模转换器D/A转换成模拟信号输出。
系统采用了键盘选择压缩方式,在字符型显示器上显示,并可实现实时语音存储与回放,性能稳定,并且界面友好。
多次的测试实验表明,本系统基本满足设计要求。
文中重点讨论了小系统的设计过程、硬件流程和软件的调试问题,研究了采用DPCM编码方式以解决因存储空间不够而引起的存储时间不够的问题。
关键词单片机小系统,模/数转换,数/模转换,程序运行中编程,差值编码
Abstract
Thespeechsignalprocessingbelongstoanimportantbranchofinformationscience,large-scaleintegrationtechnologydevelopmentandtheheightoftherapidprogressinthecomputertechnology,promotethedevelopmentofthistechnology.Indigitalaudiotechnologyandmultimediatechnologyrapiddevelopment,thetraditionaltapevoicerecordingsystemforlargesize,useinconvenience,playbacknotclearandahugechallenge.Groupofsmallsize,lowpowerconsumptionofdigitalvoicestorageandplaybacksystem,caneffectivelysolvethetraditionalvoicerecordingsysteminelectronicandinformationprocessingintheuseofthelimit.
InSST89E554RCchipisproposedinthispaperisthecoreofsinglechipprocessorsystem,usingittomakethedigitalvoicestorageandplaybacksystemlogiccontrol.AdcchipwillbethroughtheA/DconversionofdigitalsignalsintotheexternalmemorychipinAreplay,andagainfrommemorytoread,dacD/Aconvertedintoanalogsignaloutput.SystemUSESakeyboard,choosecompressioninthecharacterscreendisplay,andcanrealizereal-timespeechstorageandplayback,stableperformance,andfriendlyinterface.Manyofthetestexperimentsshowthatthissystembasicallymeetthedesignrequirements.
Inthispaper,thedesignprocessofsmallsystem,hardwareandsoftwareofdebuggingprocess,researchusingDPCMcodingmethodtosolvethelackofstoragespaceforstoragetimeenoughtocauseproblems.
KeyWordsSinglechipprocessorsystem,A/Dconversion,D/Atransformation,InApplicationProgramming,DifferentialPulseCodeModulation.
1引言
目前,随着数字化信号处理技术的不断提高,单片机,数字信号处理器以及语音处理大规模集成电路的进步,语音合成,语音识别,语音存储和回放技术的应用越来越广泛,尽管现在各种语言合成芯片,语音处理应用电路有许多,但都需要增加硬件投资,在一些由单片机构成的测控系统中,由于单片机接口有限,还需要扩宽硬件接口线路,本文介绍的语音存储与回放系统中,没有使用专用的语音处理芯片,不需扩宽接口电路,只利用一般的单片机测控系统中都有的硬件电路(如A/D、D/A、,存储器等)就能完成语音信号的数字化处理,即能完成语音的存储与回放,实现单片机测控系统的语音提示报警及语音提示操作。
因此特别适用于单片机测控系统,为单片机测控系统的语音报警及语音提示操作在几乎不需增加硬件投资情况下的语音处理提供了一种思路。
传统的磁带语音录放系统因其体积大、使用不便,在电子与信息处理的使用中受到许多限制。
本文提出的体积小巧,功耗低的数字化语音存储与回放系统将完全可以替代它。
数字化语音存储与回放系统的基本原理是对语音的录音与放音的数字控制。
其中,关键技术在于:
为了增加语音存储时间,提高存储器的利用率,采用了非失真压缩算法对语音信号进行压缩后再存储,而在回放时再进行解压缩;同时,对输入语音信号进行数字滤波以抑制杂音和干扰,从而确保了语音回放的可靠质量
1.1数字化语音存储与回放系统设计要求
设计并制作一个数字化语音存储与回放系统,其示意图如图1.1所示
图1.1数字化语音存储与回放系统示意图
1.2系统方案论证
方案一:
语音编码方案:
人耳能听到的声音是一种频率范围为20Hz~20000Hz,而一般语音频率最高为3400Hz。
语音的采集是指语音声波信号经麦克风和高频放大器转换成有一定幅度的模拟量电信号,然后再转换成数字量的全过程。
根据“奈奎斯特采样定理”,采样频率必须大于模拟信号最高频率的两倍,由于语音信号频率为300~3400Hz,所以把语音采集的采样频率定为8kHz。
从语音的存储与压缩率来考虑,模型参数表示法明显优于信号波形表示法[4]。
但要将之运用于单片机,显然信号波形表示法相对简单易实现。
基于这种思路的算法,除了传统的一些脉冲编码调制外,目前已使用的有VQ技术及一些变换编码和神经网络技术,但是算法复杂,目前的单片机速度底,难以实现。
方案二:
所设计的数字化语音存储与回放系统方框图如图1.2所示。
系统由语音输入、A/D转换﹑数据存储、微控制器系统、D/A转换、语音播放系统等电路组成。
本设计采用的是方案二。
图1.2数字化语音存储与回放系统方框图
2数字化语音存储与回放系统硬件设计
2.1语音前置放大器设计
2.1.1语音输入
语音输入采用驻极体电容话筒(简称ECM)。
驻极体电容话筒是一种体积小、频带宽、噪音小和灵敏度高的话音传感器。
其内部结构和连接形式如图2.1所示。
驻极体电容话筒的主要技术参数有:
灵敏度典型值为-66~-56dB或5~15mV/Pa;频率响应典型值为50Hz~12kHz;输出阻抗典型值不大于2kΩ;工作电压DC为1.5~12V。
2.1.2双话筒语音输入级电路
为抵消语音输入背景噪声,可采用两个特性相同的驻极体电容话筒,将它们在空间上背对背安放,并在电气上通过适当的连接,使其输出信号幅度相等、相位相反地叠加起来,就能将两个话筒在所处环境下拾入的背景噪声抵消掉;由于说话人只对准其中一个话筒讲话,因此有用的语音信号并不会被抵消掉。
图2.2为双话筒语音输入级的电原理图,运算放大器采用了低噪声高输入阻抗的运算放大器OP27/37。
该输入级的电压增益由电阻R3和R4的比值决定,即A=1+R3/R4=1+100/1≈100(40dB)
在图2.2中,ECM1采用源级(S)输出方式接法,其输出为同相信号;ECM2采用漏极D输出方式接法,其输出为反相信号。
当ECM1和ECM2同时拾到同源声波时,他们就会输出波形一样而相位相反的两个信号,起到了相互抵消的作用。
调节电位器Rw可使输出端的背景噪声电压为最小。
OP27/37引脚端封装形式和偏移调节电路如图2.3所示。
(a)外形结构
(b)内部电路
(c)接法1
(d)接法2
图2.1驻极体电容话筒内部结构和连接形式
图2.2双话筒语音输入级电路
2.1.3中间放大级电路
中间放大电路如图2.3所示,最大增益为40dB,增益可通过电位器Rw进行调节。
元件R1和R2的参数应满足R2=(1~100)R1关系。
图中运算放大器采用NE5532N、NE5534等芯片
(a)引脚端封装形式
(b)偏移调节电路
图2.3OP27/37引脚段封装形式和偏移调节电路
图2.4中间放大级电路
2.1.4采用仪表放大器电路作为双话筒语音输入放大电路
如果设计者购买的是只有两个外引脚驻极体话筒(其S与G引脚端在内部已连接在一起),则可采用如图2.5所示的仪表放大器电路作为双话筒语音输入放大电路。
电压输出为Vout=(R3/R)[(2R2/R1)+1]ΔV。
ECM1和ECM2都采用漏极D输出方式接法,如图2.6所示。
图2.5仪表放大器电路作为双话筒语音输入放大电路
图2.6ECM采用漏极D输出方式
2.1.5话筒的安装方法
将ECM1和ECM2背对背分别安装在同一圆柱形套筒上,话筒的两背之间用隔音材料填充起来,用屏蔽线将输出信号送到放大器的输入端。
使用时先调节电位器Rw使输出噪声达到最小,录音时只要将ECM1和ECM2中任意一个对着说话人即可。
2.2带通滤波器电路设计
根据设计要求,带通滤波器的同代范围为300Hz~3.4kHz,上下截止频率之比为3400/300=11.3>>2,是一个宽带滤波器,无法采用一般的带通滤波器的设计方法来实现,但可采用低通滤波器级联高通滤波器的方法来实现。
2.2.1低通滤波器
从设计要求可知,低通滤波器的通带(上限)频率fc=3.4kHz,阻带频率fs/2=4kHz,通带内的衰减不大于-3dB,阻带内的衰减不小于-40dB。
通过查表或者使用相关的滤波器设计软件可以计算出该低通滤波器的阶数:
巴特沃兹滤波器需要29阶;切比雪夫滤波器需要10阶;椭圆滤波器需要5阶;贝塞尔滤波器大于20阶。
1)采用专用滤波器芯片的低通滤波器电路
1Hz~10kHz,在阻带频率初可达-60dB的衰减,采用+5V电压供电。
MAX7403的引脚端封装形式和应用电路如图2.7所示。
通过改变连接到芯片的时钟频率,即可获得所要求技术指标的低通滤波器,滤波器时钟信号CLK可采用自建始终或者是通过外部输入时钟。
若采用外部始终,则fc=fclk/100;若采用内部时钟发生器,则连接到引脚端CLK和GND之间的电容Cosc=K×10³/fosc。
(a)引脚端封装形式
(b)应用电路
图2.7MAX7403引脚端封装形式和应用电路
MAX7403滤波器的输入阻抗为Zin=1000/0.85fclk(MΩ)
其中,fclk的单位为kHz。
MAX7403具有较低的输出阻抗,可驱动1kΩ与500pF并联的负载阻抗。
2)采用运算发达器构成的低通滤波器电路
一个采用运算放大器构成的5阶椭圆低通滤波器电路如图2.8所示。
由设计软件分析结果可知:
该滤波器第一级电路的截止频率为819.86Hz,增益为1;第二级电路的品质因数Q=16.82,fp=3.347kHz,fz=4.105Hz,增益为1.0093;第三级电路的品质因数Q=2.75.fp=2.506kHz,fz=5.576kHz,增益为1.1286。
图中运算放大器可采用NE5532N、NE5534等芯片。
图2.85阶椭圆低通滤波器电路
2.2.2高通滤波器
从设计要求可知,高通滤波器的通带(起始)频率fL=300Hz。
为了抑制工频干扰,可将阻带频率定为50Hz,通带内衰减不待遇-3dB,阻带内的衰减不小于-40dB。
由于fL/50>2,可用下列方法估算出该高通滤波器的阶数;由fL=2n,解得倍频程n=2.58,并计算出过渡带内一个倍频程的衰减为-6dB,所以可计算得No=-15.47/-6≈2.6阶。
可使用一个3阶的高通滤波器达到设计要求。
1)采用专用滤波器芯片的高通滤波器电路
高通滤波器可采用双2阶通用开关电容有源滤波器MAX260芯片,通过单片机精确地控制MAX260滤波器的功能,实现低通、高通、带通、电阻及全通之类的各种滤波器。
MAX260可采用单电源(+5V)或者双电源(±5V)供电。
对于滤波器的编程,需要确定3个参数:
模式MODE、中心频率fo和品质因数Q。
MAX260的引脚端封装形式及与单片机的接口电路如图2.9。
MAX260的模式选择关系如表2.1所列,高通滤波器应用选择模式MODE3。
(a)引脚端封装形式
(b)与微控制器接口电路
图2.9MAX260的引脚端封装形式及与单片机的接口电路
表2.1MAX260的滤波器模式选择(2阶滤波器形式)
模式
M1、M2
滤波器功能
fN
HOLP
HOBP
HON1(f→0)
HON2(f→fCLK/4)
其他
1
0、0
LP、BP、N
f0
-1
-Q
-1
-1
2
0、1
LP、BP、N
f0
-Q
-0.5
-1
3
1、0
LP、BP、HP
f0
-Q
HOHP=1
-Q
+RG/RL
+RG/RH
HOHP=-1
4
1、1
LP、BP、AP
-2Q
HOAP=-1
f2=f0,Q2=Q
表中:
fo为中心频率:
fN为陷波频率;HOLP为在DC的低通增益;HOBP为在fo带通增益;HOAP为全通增益;fz,Qz为复合极对的f和Q。
为了实现设计要求的高通滤波器,需要使用2个中心频率、品质因数等参数完全相同的2阶滤波器级联来实现。
为了使该开关电筒滤波器的响应尽量接近连续型滤波器的响应,比值fCLK/fo以及Q值应尽量取大一些。
由于采用了2个完全相同的滤波器进行级联来实现高通滤波器,因此级联之后带宽会缩小。
2个滤波器级联后,带宽将缩小为原来的0.644,因此,应将每一个滤波器的截止频率fc预扩为300Hz/0.644≈466Hz,通常比值fCLK/fo应在150以上。
当取fCLK/fo=150,并取fCLK=75Hz时,可计算得fo的数值为500Hz
根据MAX260的使用资料可计算和查找fo、Q、模式(MODE)的配置数据,在上电时通过单片机写入芯片内部的寄存器中去,实现满足预定指标要求的高通滤波器。
将MAX260滤波器A的高通输出端(HP)连接滤波器B的输入端,滤波器B的高通输出端(HP)作为信号的输出可实现一个4阶高通滤波器,电路如2.11所示。
图2.11MAX260实现的4阶高通滤波器电路
2)采用运算放大器构成的高通滤波器电路
一个采用运算放大器构成的3阶Butterworth高通滤波器电路如图2.12所示。
由Multisim7仿真软件的分析结果可知:
该滤波器第一级电路的截止频率为299.763Hz,增益为1;第二级电路的品质因数Q=1,f=299.763Hz,增益为1,图中运算放大器可采用NE5532N、NE5534等芯片。
图2.123阶Butterworth高通滤波器电路
2.3A/D和D/A转换器电路设计
2.3.1A/D转换器电路设计
A/D转换器电路采用ADC0804(字长为8位,转换速率为10kHz)芯片。
ADC0804与单片机接口电路如图2.13所示,时钟频率可通过选择外接RC元件值将其设置为不小于800kHz(fCLK≈1/1.1RC,R≈10kΩ),也可采用外部时钟。
由于ADC0804完成一次摸/数转换需要100μs的时间,在此期间送到ADC0804输入端的模拟信号样本必须保持不变,否则会引起转换误差,因此在ADC0804之前还必须加上一级采样/保持电路(S/H),可选用LF398集成S/H芯片。
由LF398的技术参数表中得知,当保持电容CH=1000pF时,该器件的捕获时间tAC=4μs,孔径不确定时间tAU=20ns。
上述指标完全可满足语音信号(300Hz~3.4kHz)处理要求。
LF398的引脚端封装形式和应用电路如图2.14所示。
图2.13ADC0804引脚端封装形式和与单片机接口电路
(a)引脚端封装形式
(b)应用电路
图2.14LF398的引脚端封装形式和应用电路
2.3.2单片机和D/A转换器电路设计
1)单片机电路
单片机电路采用AT89S52单片机,AT89S52是一个低功耗、高性能的CMOS8位单片机,内含8KB可反复擦写(大于1000次)ISPFlashROM;256×8位内部RAM;3个16位可编程定时器/计数器;32个双向I/O口;全双工UART串行中断口线;2个外部中断源;3级加密位;双线据寄存器指针;看门狗(WDT)电路;软件设置空闲和省电功能,中断唤醒省电模式;时钟频率为3~33MHz;工作电压为4.5~5.5V。
器件采用Atmel公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构。
2)D/A转换器电路
D/A转换器电路可采用双8位乘法数/模转换器AD7258芯片,具有单独的片内数据锁存器,数据通过公共输入口传送至两个DAC数据锁存器的任一个,控制输入端DACA/DACB决定哪一个DAC被装载,工作电源为5~15V功耗小于15mW。
AD7528的引脚端封装形式有DIP/SOIC封装,时序图如图2.15所示,应用电路和与单片机的接口电路如图2.18所示,输入数据与输出电压关系如表2.2和2.3所列。
图2.15AD7528的时序图
注:
1.所有的输入信号上升和下降时间测量为VDD=+5V,tR=tF=20ns:
VDD=+15V,tR=tF=40ns;
2.时间测量参考电平是(VIH+VIL)/2
表2.2单极性应用电路输入数据与输出电压关系
DAC锁存内容
MSBLSB
模拟输出
(DACA或DACB)
11111111
-VIN(255/256)
10000001
-VIN(129/256)
10000000
-VIN(128/256)=-VIN/2
01111111
-VIN(127/256)
00000001
-VIN(1/256)
00000000
-VIN(0/256)
表2.3双极性应用电路输入数据与输出电压关系
DAC锁存内容
MSBLSB
模拟输出
(DACA或DACB)
11111111
+VIN(127/128)
10000001
10000000
0
01111111
-VIN(1/128)
00000001
-VIN(127/128)
00000000
-VIN(128/128)
(a)单极性应用电路
(b)双极性应用电路
(c)与单片机的接口电路
图2.18AD7528应用电路和与单片机的接口电路
3总体电路设计
3.1幅频特性校正电路设计
幅频特性校正电路采用一阶RC网络,电路如图3.1所示,该一阶RC网络科补偿因D/A恢复语音信号时引入的高频分量的损失,对高频分量稍作提升,实现近似校正。
根据公式sin(πf/fs)/(πf/fs)计算可得,在采样频率为8kHz时,当频率为300Hz时衰减为0.02dB;在频率为3.4kHz处衰减为-2.75dB。
选择适当的阻容元件,可近似满足在3.4kHz处提升2.75dB要求,经计算可得电阻R1=R2=1kΩ,电容C为0.061μF。
图3.1采用一阶RC网络的幅频特性校正电路
3.2音频放大器和自动增益控制电路(AGC)电路设计
音频放大器电路采用电压放大和功率放大两级组成。
电压放大级可采用2.4所示电路,功率放大级可采用专用芯片TDA2040等芯片来实现。
TDA2040应用电路如图3.2所示,该电路最大可提供22W的输出功率。
(a)应用电路(双电源供电)
(b)应用电路(单电源供电)
图3.2TDA2040引脚端封装形式和应用电路
AGC电路时利用场效应管工作在可变电阻区,漏极电阻受到栅极电压控制的特性来实现的。
整个电路由包括场效应管在内的压控电压增益放大器、整流滤波电路、直流放大器和比较器组成,实现增益的闭环控制。
AGC电路如图3.3所示。
运放A1构成压随器,作为输入级。
运放A2构成反相放大器,其增益由场效应管的源极和漏极之间的电阻决定。
电阻R1、R2以及R3使得场效应管的伏安特性呈线性化。
输出电压uop经过整流器和滤波器形成控制电压。
当uop发生变化时,控制电压随之发生变化,因此,场效应管的导通电阻发生改变,放大器的放大倍数发生改变,音频信号强时自动减小放大倍数,信号弱时自动增大放大倍数,从而实现音量的自动调节。
A/μ律压扩电路可采用专用的集成电路实现,竞赛中由于工作量大、时间紧等关系,一般难以完成。
这部分电路略。
图3.3AGC电路
3.3数字化语音存储与回放系统方框图
所设计的数字化语音存储与回放系统方框图如图3.4所示。
系统由语音输入、A/D转换﹑数据存储、微控制器系统、D/A转换、语音播放系统等电路组成。
图3.4数字化语音存储与回放系统方框图
4数字化语音存储与回放系统软件设计
4.1单片机程序流程图
单片机程序主流程图如4.1所示。
录音字程序流程图4.2所示;放音子程序流程图如4.3所示。
语音压缩编码方式种类比较多。
增量调制(AM)和差分脉码调制(DPCM)是两种常用的语音压缩编码方式,分别可达到8倍和2倍的压缩比。
增量调制是一种实现简单且压缩比高的语音压缩编码方法,该方法只用一位码记录前后语音采样值S(n)、S(n-1)的比较结果,若S(n)>S(n-1),则编为“1”码;反之,则为“0”码。
这种技术可将语音转换的数码率由64kbps降低至8kbps,存储时间可加长至128s但噪声大,信号失真明显。
本设计选用DPCM压缩编码方案。
DPCM是一种比较成熟的压缩编码方法,可把数码率由64kbps压缩至32kbps,从而使语音存储时间增加一倍,达到32s,并且信噪比损失小。
其数学表达式如下:
-8(S(n)-A(n-1)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字化 语音 存储 回放 系统 设计