数字锁相频率合成器实验报告.docx
- 文档编号:6560151
- 上传时间:2023-01-07
- 格式:DOCX
- 页数:13
- 大小:3.50MB
数字锁相频率合成器实验报告.docx
《数字锁相频率合成器实验报告.docx》由会员分享,可在线阅读,更多相关《数字锁相频率合成器实验报告.docx(13页珍藏版)》请在冰豆网上搜索。
数字锁相频率合成器实验报告
课程设计实验报告
课程名称:
电子系统设计
题目名称:
数字锁相频率合成器
学生学院:
信息工程学院
专业班级:
学号:
学生姓名:
指导教师:
2014年05月31日
1、课程任务
1、根据锁相环原理,确定电路形式,画出电路图;
2、计算电路元件参数,正确选取元器件,利用Proteus软件进行仿真;
3、画出原理图、PCB图;
4、制作电路板,组装、焊接电路;
5、调试、测试电路功能,撰写课程设计报告。
2、课程目的
1、能够在设计中综合运用所学知识解决实际问题。
3、初步掌握工程设计的一般方法,具备一定的工程设计能力。
4.培养独立思考和独立解决问题的能力,培养科学精神和严谨的工作作风。
三、实验原理
频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算,产生具有同样稳定度和精确度的大量离散频率的过程。
用锁相环迫使压控振荡器 (VCO)的频率锁定在高稳定的参考频率上,从而获得多个稳定频率,故又称锁相式频率合成。
数字锁相式频率合成器的基本形式是由压控振荡器、鉴相器、可变分频器和环路滤波器组成。
压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。
当压控振荡器发生频率漂移时,鉴相器输出的控制电压也随之变化,从而使压控振荡器频率始终锁定在N倍的参考频率上,改变可变分频器的分频比,便可改变频率合成器的输出频率。
四、设计指标
1利用锁相环设计的频率合成器:
2要求:
输入频率fi=100Hz;
3输出频率fO=100Hz~99.9KHz;
4倍频系数:
N=1~999
五、实验测试要求
1.测VCO曲线,即压控振荡器曲线;
2.测VCO中心频率f0;
3.求VCO增益:
K=Δf/ΔV;
4.测锁相环锁定范围:
fL~fH;
5.求频率合成器的阶数。
六、Protues仿真
7、模块电路图
(1)CD4046锁相环模块
(2)分频器模块
(3)555波形发生模块
(4)电源及电路保护模块
8、设计过程
(1)系统框架
(2)振荡源设计
555定时器成本低,性能可靠,只需要外接几个电阻、电容,就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
(3)N分频的设计
单片CD4522频率合成器构成1-9kHz变化。
CD4522是可预置数的二一十进制1/N减计数器。
其引脚见附录。
其中D1-D4是预置端,Q1—Q4是计数器输出端,其余控制端的功能如下:
PE(3)=1时,D1—D4值置进计数器EN(4)=0,且CP(6)时,计数器(Q1—Q4)减计数;CF(13)=1且计数器(Q1—Q4)减到0时,QC(12)=1
Cr(10)=1时,计数器清零。
单片4522分频器,拨盘开关为BCD码开关,如当数据窗口显示3时则A和1,2相连;当显示5时,则A和14相连,其余类推。
4个100K电阻用来保证当拨盘开关为某脚不
和A相连,也就是悬空时,为低电平。
工作过程是这样的:
设拨盘开关拨到N,当某时刻PE(3)=1,
则N置到IC内的计数器中,下一个CP来时,计数器减计数变为N-1,……,一直到第N个CP来时,计数器为0。
这时由于CF(13)=1,所以QC(12)=1,也即PE(3)=1又恢复到开始状态,开始一个新的循环。
很显然,每来个N个CP,QC(12)就会出现一个高电平,也就是QC(12)应是CP的N分频信号。
组成1-9KHz频率合成器
用三片4522组成1——999HHZ频率合成器
如下图,最终应做到拨盘开关的数值是多少,VCO输出信号的频率就是多少KHz。
(4)锁相环参数设计
本设计中,M固定,N可变。
基准频率f’1定为100Hz,改变N值,使N=1~999,则可产生f2=100Hz—99.9KHz的频率范围。
锁相环锁存范围:
fmax=1M~1.1MHz
fmin=100~1KHz
则fmax/fmin=1K~11K
使用相位比较器PC2
1)若R2≠∞,则由fmax/fmin=1K-11K
由右图大概确定R2/R1的值约为(1-10)K
选定R1=10KΩ,可得R2=(100-500)KΩ。
选定Vdd=5-10v,参照右图与fmin=100~1kHz可求出8C1=2*10-4uF
2)若R2=∞,由fo=fmax/2=500KHz,参照图5并选定Vdd=5~10v,可得C1=1.5*10-4~2*10-4uF
又2fc=fmax+fmin=(100.1~1001)kHz,
2fl=fmax-fmin=(99,9~999)kHz,
T1=R3*C2最终算出
R3*C2=2π*fl/(2πfc)2=0.318uF
令R3=10KΩ,则C2≈31.8pF
9、AltiumDesigner画原理图
十、AltiumDesigner画PCB
11、制作
(1)硫酸纸打印PCB
(2)曝光
(3)显影
(4)腐蚀
(5)焊接
成品如图:
12、调试与测量
(1)用万用表检.查各个焊点及各连线.
(2)检查芯片4046:
将.3、4脚短接,3脚.与MCI4522断开,调14脚输入信号的频率,测4脚输出信号的频率,若其变化与14脚输入信号频率变化一致,则说明4046工作正常。
(3)检查芯片MCI4522:
从6脚输入频率fi=900Hz的信号,预置MCI4522分频数.为1001。
测MCI4522的12脚.出信号的频率,若为100Hz,则.明MCI4522焊接正常,工作正常.
(4)测试整个电路:
接上电源VDD,从CD4046的14脚输入频率fi为100Hz的信号,调MCI4522各预置端,设置不同的分频比N,分别测不同分频比时CD4046的4脚输出信号的频率f0,若.N从1到999(3片4522)时,f0都.N与fi的乘积,则说明整个电路工作正常.
(5)指标测量:
VCO曲线时,将CD4046芯.的14脚和3脚断开,从.9脚.输入1~5V的直流电压,.隔0.5V测1次4脚输频,出一条曲线;Vd=Vcc/2=2.5V时测量得到中心工作频率f0。
(6)根据上述测量结果,可求得VCO增益和频率和成器的阶数.
VCO曲线:
心得:
通过本次实验,使自己对锁相环的工作原理及其应用有了较深的理解,锁相环应用愈广,锁相环是在无线电发射中使频率较为稳定的一种方法。
例如为相干解调提取参考载波、建立位同步等,也可以用于改善电视接收机的行同步和帧同步,以提高抗干扰能力。
很重要的一点是,通过实验提高了发现问题,运用理论知识解决实际问题的能力。
在做这次试验之前,我们做了一个PCB实验,那时只知道画PCB,对很多细节也没太留意,直到在本次实验,真正自己做板时才体会到画PCB时细节的重要。
通过调试来发现自己的错误并分析及排除这些故障,结合自己在实验过程中碰到的问题,我觉得在调试过程中应该注意以下几点:
A、调试时应该分模块进行调试,每个模块都测试成功之后再测试整体,这样可以更好的检查出问题所在。
B、要学会从检测结果中分析出是哪里出问题。
C、调试时仪器的使用也是很关键的。
元器件清单:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 频率 合成器 实验 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)