实验1 QuartusII使用.docx
- 文档编号:6514683
- 上传时间:2023-01-07
- 格式:DOCX
- 页数:14
- 大小:439.78KB
实验1 QuartusII使用.docx
《实验1 QuartusII使用.docx》由会员分享,可在线阅读,更多相关《实验1 QuartusII使用.docx(14页珍藏版)》请在冰豆网上搜索。
实验1QuartusII使用
实验一quartus使用
实验1用VerilogHDL语言完成基本电路的设计
一、实验目的
1.熟悉QuartusⅡ的VerilogHDL文本设计流程全过程及波形时序仿真方法;
2.学习简单组合电路的设计。
二、实验内容
1.用VerilogHDL语言设计简单组合电路。
2.利用QuartusⅡ开发平台完成电路的文本编辑输入和编译等步骤。
3.在进行时序仿真,验证本项设计的功能。
三、参考程序
modulemuxtwo(a,b,s,y);
inputa,b,s;
outputy;
assigny=(s?
a:
b);
endmodule
四、实验步骤
1.建立工作库文件夹
(1)新建文件夹。
这里假设本项设计的文件夹取名为muxtwo,在E盘中,路径为E:
\muxtwo。
注意:
●文件夹名字不能用中文,最好也不要用数字。
●工程文件夹不要设在计算机已有的安装目录中,也不要建立在“桌面”上,更不要将其直接放在安装目录中。
●不同的设计项目最好放在不同的文件夹中,而同一工程的所有文件都必须放在同一文件夹中。
2.创建工程
(1)打开并建立新工程管理窗口。
菜单操作:
file—newprojectwizard,即弹出设置窗口,如图1-1所示。
填好内容后,单击Next按钮。
图1-1利用“NewPrejectWizard”创建工程muxtwo
注意:
●图中的第一编辑框中的E:
\muxtwo表示工程所在的工作库文件夹
●第二编辑框中的muxtwo表示此项工程的工程名。
工程名可以取任何其它的名,也可直接用顶层文件的模块实体名。
●第三编辑框中的muxtwo表示当前工程顶层文件的实体名,这里即是muxtwo。
(2)将设计文件加入工程中。
弹出如图1-2所示的对话框。
(现在还没有输入源程序,故不用添加)单击Next。
图1-2将所有相关的文件都加入进此工程
(3)选择目标芯片。
根据实验箱提供的器件型号选择目标器件。
弹出如图1-3所示的对话框。
进行相应的选择。
单击Next。
图1-3选择目标器件ERF10K10LC84-4
(4)工具设置。
弹出EDA工具设置窗口-EDAToolSettings(如图1-4所示)。
分别选择输入的HDL类型和综合工具、仿真工具和时序分析工具。
如果不作选择,表示仅选择QuartusII自含的所有EDA设计工具。
这里不作选择。
单击Next。
(5)结束设置。
弹出的窗口中列出了此项工程的相关情况设置。
最后单击Finish按钮,即已设定好工程。
图1-4工具设置
3.输入源程序。
菜单操作:
file—new,在new窗口中,DeviceDesignFiles—VerilogHDLFile(如图1-5),然后输入给的参考程序。
(1)文件存盘。
a.菜单操作:
file—save,找到已建的文件夹E:
\muxtwo。
b.存盘的文件名应该与实体名一致,即muxtwo.v。
图1-5选择编辑文件类型
4.全程编译
菜单操作:
Processing—startcompilation或
,如图1-6,图1-7所示。
图1-6全程编译后出现报错信息
图1-7全程编译正确
5.时序仿真
(1)打开波形编辑器。
菜单操作:
file—new。
在new窗口中,OtherFiles-VectorWaveformFile(如图1-8所示)。
单击Ok,即可创建空白的波形编辑器(如图1-9所示)。
图1-8打开波形编辑器
图1-9波形编辑器
(2)
设置仿真时间区域。
菜单操作:
Edit—endtime(如图1-10所示)。
图1-10设置仿真时间长度
整个仿真域的时间即设定为1ms。
(3)波形文件存盘。
菜单操作:
File—Save,将以默认名为muxtwo.vwf的波形文件存入文件夹E:
\muxtwo中。
(4)将工程muxtwo中的端口信号节点选入波形编辑器中(需要编译完后才能找到节点)。
,然后点击NodeFinder。
如图1-11所示。
单击OK。
图1-11添加节点
(5)编辑输入波形。
单击输入信号a使之变成蓝色条,激活波形编辑器。
按
图1-12设置clk的周期(本实验不用)
按
图1-13设置输入信号的值
本实验中在给a、b和s设置激励波形时,首先把的“Countevery”参数的单位选用ms,设置好vwf仿真激励波形文件图后,对波形文件再次存盘。
并进行波形仿真,观察输出结果。
图1-14工具栏说明
(6)仿真器参数设置。
(省略)默认即为时序仿真。
(7)启动仿真器。
菜单操作:
Processing—StartSimulation,或
。
直到出现Simulationwassuccessful,仿真结束。
仿真波形文件SimulationReport通常会自动弹出,如图1-15所示。
图1-15仿真波形输出报告
(8)重复时序仿真中的第(5)步,整个仿真域的时间即设定为1us,在给a、b和s设置激励波形时,改变“Countevery”参数的单位为ns,再进行波形仿真,观察输出结果。
分析两结果不同的原因。
五、扩展部分:
1用VerilogHDL语言设计简单四选一,改正其中错误,重复上述过程。
moduleMUX4(A,B,C,D,S0,S1,Y);
inputA,B,C,D,S0,S1;
outputY;
wireY;
always@(A,B,C,D,S1,S0)
begin:
MUX4
case({S1,S0})
2’b00:
Y=A;
2’b01:
Y=B,
2’b10:
Y=C;
2’b11:
Y=D;
endcase
endmodule
2设计加法器,重新选择芯片为CYCLONE,144Pin,并观察仿真结果。
moduleadder(a,b,c,s);
input[7:
0]a,b;
outputc;
output[7:
0]s,
assign{c,s}=a+b;
endmodule
六、实验报告
根据以上的实验内容写出实验报告,包括程序设计、软件编译、时序仿真和详细实验过程;给出程序分析报告。
实验28位二进制全加器的设计
一、实验目的
1、进一步熟悉QuartusⅡ的使用方法,并进行硬件测试。
2、学习例化程序的调用和连接。
二、实验内容
1、用VerilogHDL设计一个8位全加器,对设计进行编译
2、对编译结果进行波形仿真。
3、在实验系统上进行硬件测试,验证本项设计的功能。
三、实验步骤:
1、在新的目录内建立新的工程
2、输入VerilogHDL设计文件
3、全程编译
4、时序仿真
5、硬件验证
(1)引脚锁定
菜单操作:
Assignments—AssignmentEditor或者用工具栏中的
,并在Category栏中选pin。
图2-1AssignmentEditor编辑器
双击第一个《new》列出程序中端口各个端子信息。
注意:
不要对A锁定一个引脚,要分别对A的各位锁定引脚。
双击第二个《new》列出目标器件的各个管脚信息(最好不要使用具有特殊功能的引脚,使用普通的管脚)。
进行引脚锁定,完成后保存。
如图2-2所示。
图2-2引脚锁定
也可以在Category栏中选locations,如图2-3所示,利用”NodeFinder…”把需要的信号端口都加入(不要保存),再把Category栏中选pin来分配管脚,完成后保存。
图2-3引脚锁定
(2)编译。
当管脚分配完之后一定要进行再进行一次全编译,以使分配的管脚有效。
(3)按照指定引脚连接试验箱相应的管脚,把输入连接到拨码开关上,把输出连接到LED灯上。
(4)配置文件下载
菜单操作:
Tools—Programmer或者工具栏中的
。
如图2-4所示。
图2-4选择编程下载文件
按
弹出hardwaresetop窗口;按
弹出addhardware窗口。
如图2-5所示。
图2-5加入编程下载方式
按
,选中文件*.sof(若已经有,就不用再添加),并使
有效
。
按
使文件*.sof下载到目标器件中。
(5)验证。
通过改变拨码开关的位置来改变输入,观察输出的变化,以验证程序的正确性。
四、实验报告
详细叙述实验内容所要求的设计流程;给出时序仿真波形图;并给出硬件连接图。
五、扩展部分
如何提高加法速度?
如何设计优先进位加法器,流水线加法?
参考程序
moduleADDER8B(A,B,CIN,COUT,DOUT);
output[7:
0]DOUT;outputCOUT;
input[7:
0]A,B;inputCIN;wire[8:
0]DATA;
assignDATA=A+B+CIN;
assignCOUT=DATA[8];
assignDOUT=DATA[7:
0];
endmodule
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验1 QuartusII使用 实验 QuartusII 使用