最新bj计算机组成原理复习简答题.docx
- 文档编号:6397190
- 上传时间:2023-01-06
- 格式:DOCX
- 页数:5
- 大小:19.93KB
最新bj计算机组成原理复习简答题.docx
《最新bj计算机组成原理复习简答题.docx》由会员分享,可在线阅读,更多相关《最新bj计算机组成原理复习简答题.docx(5页珍藏版)》请在冰豆网上搜索。
最新bj计算机组成原理复习简答题
bj计算机组成原理复习简答题
2012年12月给学生复习简答题
2.一个总线的技术规范应包括哪些部分?
答:
总线技术规范应包括:
(1)机械结构规范:
模块尺寸、总线插头插座形式与结点数以及模块与插头插座的机械定位。
(2)功能规范:
总线信号名称、功能以及相互作用的协议。
(3)电气规范:
总线中每个信号工作时的有效电平、动态转换时间、负载能力以及电气性能的额定值与最大值。
3.总线的定义是什么?
简述总线的发展过程。
答:
总线就是两个以上模块(或子系统)间传送信息的公共通道,通过它模块间可进行数据、地址码及命令的传输。
最早的标准化总线是S-100总线(1975),80年代初IBMPC/XT个人计算机采用8位ISA总线,之后又在IBMPC/AT机上推出16位ISA总线。
随着外设接口对总线性能要求的不断提高,出现了EISA总线及PCI总线。
PCI总线目前已被个人计算机广泛采用,成为新的工业标准。
4.微型计算机系统总线由哪三部分组成?
它们各自的功能是什么?
答:
由地址总线、数据总线和控制总线三部分组成。
地址总线用于指出数据的来源或去向;数据总线提供了模块间数据传输的路径;控制总线用来传送各种控制信号以便控制数据、地址总线的操作及使用。
8.总线上数据传输分哪几种类型?
各有什么特点?
答:
分单周期方式和突发方式两种。
在单周期方式中,每个总线周期只传送一个数据。
在突发方式下,占用一次总线要进行多个数据的传输,源模块发出首地址去访问目的模块的数据1,以后的数据是在首地址的基础上按一定的规则去寻址目地模块。
9.总线的指标有哪几项,它工作时一般由哪几个过程组成?
答:
总线的指标有
(1)总线宽度,一次总线操作可以传输的数据位数;
(2)总线工作频率,总线上基本定时时钟的频率,它代表总线操作的最高频率;(3)单个数据传输所用时钟周期数。
总线上信息传输过程可分解为:
(1)请求总线;
(2)总线裁决;(3)寻址;(4)数据传送;(5)错误检查。
10.为什么要进行总线仲裁?
答:
总线结构的特点是,一个传送信息的公共通路总线为多个模块共同使用。
但在某一时刻,只能允许一个主模块使用总线进行数据传输。
当有多个主模块要占用总线进行数据传输时,要有一个总线的请求及转交的过程,首先按一定规则进行总线使用权的仲裁,把总线的使用权交给优先级最高的请求者。
11.为什么集中式总线仲裁方式优于菊花链式?
答:
菊花链式为串行总线仲裁逻辑,离处理器较远的主模块因前级主模块的占用而在较长时间内得不到响应,优先权的级别与逻辑上级连位置有关,因此灵活性差,缺少公平性。
集中式为并行总线仲裁逻辑,请求与响应信号都是独立与仲裁逻辑相连,优先级的处理可采用多种方式,不至因为某个请求设备的故障而造成整个仲裁逻辑的瘫痪,灵活性好。
12.ISA总线信号分为多少组,它的主要功能是什么?
答:
分为总线基本信号、总线访问信号及总线控制信号。
总线基本信号主要用来提供基本定时时钟、系统复位、电源和地信号。
总线访问信号主要用来提供对总线目标模块访问的地址、数据、访问应答控制信号。
总线控制信号的主要功能是提供中断、DMA处理时的请求及响应信号以及扩展模块主控状态的确定信号。
13.ISA16位总线是在ISA8位总线基础上扩充了哪些信号而形成的?
答:
ISA16位总线在ISA8位总线基础上把数据线由8位扩充到16位,把地址线由20位扩充到24位;还扩充了中断请求信号、DMA请求与响应信号;还增加了16位数据访问的控制信号等。
58、A/D转换有哪几种方式?
各有什么特点?
答:
计数器的方式,速度较慢,可用D/A加软件来实现;逐次逼近的方式,转换精度和速度都较高,应用最广泛;双积分的方式,精度高、抗干扰性强,但速度慢;并行输出的方式,精度高、速度快,但价格也高。
55、D/A转换器和微机接口中的关键问题是什么?
对不同的D/A芯片应采用何种方法连接?
答:
D/A转换器和微机接口时主要注意两点:
第一要了解所选用的D/A转换器本身是否带有数据锁存器,如果芯片内部带有锁存器可以直接和CPU的数据总线相连接;如果芯片内部不带有锁存器,在接口电路中需要通过数据锁存器来连接CPU的数据总线和D/A转换器的数据线。
第二是要注意D/A转换器的位数和所要连接的微机数据总线的位数是否一致。
以便决定在需要加数据锁存器时,加几级锁存器,如果CPU的数据总线是8位,使用的是大于8位的D/A转换器,通常采用两级缓冲结构和CPU数据总线相连。
52、一个异步串行发送器,发送具有8位数据位的字符,在系统中使用一位作偶校验,2个停止位。
若每秒钟发送100个字符,它的波特率和位周期是多少?
答:
每个字符需要的发送位数是12位(数据位8位,校验位1位,停止位2位,起始位1位)。
每秒发送100个字符共1200位。
因此波特率为1200波特,位周期=1/1200≈833µs。
53、当采用串行通讯时,已知采用的波特率是1200bps,若字符长度为8,同步方式采用2个同步字符,不用奇偶校验,问每秒可以发送多少个字符?
采用异步方式,字符长度也是8,1个起始位,1个奇偶校验位,1个停止位,问每秒钟最多能发送多少个字符?
答:
同步方式,因为有2个同步字符,所以每秒可发送的字符数=(1200-16)/8=148个;
异步方式,每秒可发送的最大字符数=1200/(1+8+1+1)=109个。
50、同步传输方式和异步传输方式的特点各是什么?
答:
同步传输是按数据帧进行传送、字符与字符间的传输是同步无间隔的,收发方的时钟必须严格一致。
异步传输方式是按字符一个一个地发送,字符与字符间传输间隔是任意的,发送方和接收方的时钟要求没有同步的严格。
45、使用8253,输入时钟为2MHz,让1号通道周期性的发出脉冲,其脉冲周期为1ms,请计算它的计数初值是多少?
答:
要输出脉冲周期为1ms,输出脉冲的频率是1/10-3=103,当输入时钟频率为2MHz时,计数器初值是2*106/103=2000。
46、设8253计数器的时钟输入频率为1.91MHz,为产生25KHz的方波输出信号,应向计数器装入的计数初值为多少?
答:
1.91M/25K=76.4,应向计数器装入的初值是76。
48、如果串行传输速率是2400波特,数据位的时钟周期是多少秒?
答:
数据位的时钟周期是=4.17×10-4秒
37、数/模转换在微机控制系统中的作用。
答:
数/模转换器又记作D/A转换器,是将数字量转换成模拟量的器件。
数/模转换器的位数越多,则单位数字所表示的模拟电压值越小,称分辨率越高。
提高参考电压的幅值不能改变分辨率,只能靠提高数字量的位数。
除了分辨率之外,A/D的转换速率也是一个重要指标。
38、数/模转换的原理。
答:
是运用T型电阻网络法。
数模转换器一般要外接一个运算放大器,该放大器工作于反相放大状态,即参考电源如为正,则运放的输出则为负。
其作用是实现对不同位的数字输入时所对应的模拟电压进行相加。
掌握DAC0832的无缓冲方式、单缓冲方式、双缓冲方式的电路接法。
能够利用DAC0832产生一些常见波形。
40、串行通信的基本概念。
答:
串行通信是将数据一位一位地传送,它的速度比并行传送要慢,它适用于主机与外设间距离较远的场合。
串行通信的前题是要采用相同的串行通信标准,即波特率、数据格式等都要相同。
不提采用什么标准,单纯提采用相同的波特率,是不能正确地进行串行数据传送的。
单工方式只允许数据单方向传送,半双工方式允许数据双向传送,但不能同时进行,而全双工方式允许数据同时双向传送。
波特率是每秒传送数据的位数,波特率值越大,则每秒传送数据的位数也就越多,传送速度也越快。
波特率也包括起始位、停止位及奇偶校验位。
3.8086CPU中有哪些寄存器?
各有什么用途?
答:
指令执行部件(EU)设有8个16位通用寄存器AX、BX、CX、DX、SP、BP、SI、DI,主要用途是保存数据和地址(包括内存地址和I/O端口地址)。
其中AX、BX、CX、DX主要用于保存数据,BX可用于保存地址,DX还用于保存I/O端口地址;BP、SI、DI主要用于保存地址;SP用于保存堆栈指针。
标志寄存器FR用于存放运算结果特征和控制CPU操作。
BIU中的段寄存器包括CS、DS、ES、SS,主要用途是保存段地址,其中CS代码段寄存器中存放程序代码段起始地址的高16位,DS数据段寄存器中存放数据段起始地址的高16位,SS堆栈段寄存器中存放堆栈段起始地址的高16位,ES扩展段寄存器中存放扩展数据段起始地址的高16位。
指令指针寄存器IP始终存有相对于当前指令段起点偏移量的下一条指令,即IP总是指向下一条待执行的指令。
5.简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个?
逻辑地址呢?
答:
8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部分构成,都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”),然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根,所以可寻址的存储空间为1M字节,即8086系统的物理地址空间是1MB。
逻辑地址由段基址和偏移地址两部分构成,都是无符号的16位二进制数,程序设计时采用逻辑地址,也是1MB。
9.在某系统中,已知当前(SS)=2360H,(SP)=0800H,那么该堆栈段在存储器中的物理地址范围是什么?
若往堆栈中存入20个字节数据,那么SP的内容为什么值?
答:
(SS)×10H+(SP)=23600H+0800H=23E00H,堆栈段在存储器中的物理地址范围是23600H~23E00H。
若往堆栈中存入20个字节数据,那么SP的内容为0800H-14H=07ECH。
(20的十六进制为14H)。
10.已知当前数据段位于存储器的B4000H到C3FFFH范围内,则段寄存器DS的内容为多少?
答:
段寄存器DS的内容为B4000H。
11.8086系统中为什么一定要有地址锁存器?
需要锁存哪些信息?
答:
由于8086CPU受芯片封装的限制,只有40个管脚,所以地址线和数据线只能采用复用的方式共同使用某些管脚。
对存储器进行访问时,在读取数据或写入数据时,存储器芯片要求在这个过程中地址信息必须稳定提供给存储器,而由于8086CPU地址线和数据线是复用的,就不可能在同一时刻具有地址和数据的两种功能。
这就需要在CPU提供地址信息时,将地址锁存起来,以保证下一个时刻当这些复用的管脚起着数据线的功能时,存储器有正确的地址信息。
要锁存的信息包括这些复用管脚的地址和BHE等信号。
12.8086读/写总线周期各包括最少几个时钟周期?
什么情况下需要插入等待周期TW?
插入多少个TW取决于什么因素?
答:
8086读/写总线周期各包括最少四个时钟周期。
在系统中增加等待周期TW的一般情况是:
当CPU提供了地址后,由于外设或存储器的读出或写入时间较慢,不能与CPU的速度匹配,就需要插入等待周期TW,等待CPU能从外设或存储器将数据正确地读出或写入为止。
显然,插入的等待周期TW的个数取决于外设或存储器的取出或写入时间。
2.什么是RAM和ROM?
RAM和ROM各有什么特点?
答:
RAM是随机存储器,指计算机可以随机地、个别地对各个存储单元进行访问,访问所需时间基本固定,与存储单元的地址无关。
ROM是只读存储器,对其内容只能读,不能写入。
与RAM相比,其信息具有非易失性,即掉电后,ROM中的信息仍会保留。
5.主存储器的主要技术指标有哪些?
答:
主存储器的主要技术指标有主存容量、存储器存取时间、存储周期和可靠性。
7.若用1K×1位的RAM芯片组成16K×8位的存储器,需要多少片芯片?
在CPU的地址线中有多少位参与片内寻址?
多少位用做芯片组选择信号?
答:
要128片。
A0~A9共10位参与片内寻址,其余可用于片选信号。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 最新 bj 计算机 组成 原理 复习 答题