数字石英钟论文.docx
- 文档编号:624723
- 上传时间:2022-10-11
- 格式:DOCX
- 页数:13
- 大小:177.27KB
数字石英钟论文.docx
《数字石英钟论文.docx》由会员分享,可在线阅读,更多相关《数字石英钟论文.docx(13页珍藏版)》请在冰豆网上搜索。
数字石英钟论文
毕业设计(论文)
题目:
PLC实现抢答器控制系统及组态模拟
系部:
电气工程与自动化
专业:
机电一体化
班级:
机电A1003班
姓名:
贾兵
指导教师:
王彦勇
山西职业技术学院
摘要
石英钟一种计时的器具。
提起时钟大家都很熟悉,它是给我们指明时间的一种计时器具,我们每天都用得到它。
在日常生活中,时钟准到1秒,就已经足够了。
但在许多科学研究或工程技术的领域中对钟点的要求就要高得多。
石英钟正是根据这种需要而产生的。
它的主要部件是一个很稳定的石英振荡器。
将石英振荡器所产生的振荡频率取出来。
使它带动时钟指示时间这就是石英钟。
目前,最好的石英钟,每天的计时能准到十万分之一秒.也就是经过差不多270年才差1秒。
高精度的计时工具大多数都使用了石英晶体振荡器,由于电子钟,石英钟都采用了石英技术,因此走时精度高,稳定性好,使用方便,不需要经常调校,数字式电子钟用集成电路计时时,译码代替机械式传动,用LED显示器代替指针显示进而显示时间,减小了计时误差,这种表具有时、分、秒显示时间的功能,还可以进行时和分的校对,片选的灵活性好
关键词:
石英振荡器LED显示器数字式电子钟
前言
1.1数字电子钟简介
数字电子钟的原理方框图如图1所示。
干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发现胡一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
“时计数器”采用24进制计时器,可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码,通过六位LED七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号,然后去触发一音频发生器实现报时。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。
图1:
数字电子时钟系统框图
系统原理概述
2.1数字钟的构成原理
(1)数字钟的构成:
振荡器、分频器、计数器、译码器、LED数码管显示器等几部分。
(2)数字钟的时、分、秒实际上就是由一个24进制计数器(00-23),两个60进制计数器(00-59)级联构成。
设计数字钟实际上就是计数器的级联。
(3)芯片选型:
由于24进制、60进制计数器均由集成计数器级联构成,且都包含有基本的十进制计数器,从设计简便考虑,芯片选择同步十进制计数器74LS160。
2.2数字钟电路系统的组成框图
数字钟电路系统由主体电路和扩展电路两大部分组成。
其中,主题电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。
下图所示为数字钟的一般构成框图。
2.3系统的工作原理:
振荡器产生的高频脉冲信号,作为数字钟的时间基准,再经过分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位,分计数器计满60后向时计数器进位,小时计数器按照24进制计数。
计数器的输出经译码器输出或经七段译码器/驱动器(74LS47)由LED数码管显示输出。
校时电路实现时、分的校正或调整、秒的清零。
扩展电路整点仿电台报时、定时闹钟必须是在主题电路正常工作的情况下进行扩展。
各单元电路设计与分析
主体电路是由功能部件或单元电路组成的。
在设计这些电路或选择部件时,尽量选用同类型的器件,如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。
整个系统所用的器件种类应尽可能少。
下面介绍各功能部件与单元电路的设计。
3.1振荡器电路的设计
振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。
一般来说,振荡器的频率越高,计时精度越高。
晶体振荡器电路为数字钟提供一个频率稳定准确的32768(215)Hz的方波信号,可保证数字钟的走时准确及稳定。
下图所示为电子手表集成电路(如5C702)中的晶体振荡器电路,常取晶振的频率为32768Hz,因其内部有15级2分频集成电路,所以输出端正好可得到1Hz的标准脉冲。
如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器。
这里设振荡频率fo≈103Hz=1000Hz。
晶体振荡器电路
3.2分频器电路设计
分频器的功能主要有两个:
1、产生标准秒脉冲信号。
2、提供功能扩展电路所需要的信号,如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。
分频器电路将32768Hz的高频方波信号经CD4060分频后得到2Hz的方波信号,再利用分频器变成1Hz标准脉冲供秒计数器进行计数。
分频器实际上也就是计数器。
这里用74LS74联级构成,起电路图如下:
3.3时间计数器电路的设计
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,时个位和时十位计数器为24进制计数器.下面用两个74LS160分别构成六十进制和二十四进制计数器。
3.3.174LS160构成秒、分的六十进制计数器
数字钟的“秒”、“分”信号产生电路可以用两个“可予制四位二进制异步清除”计数器来实现。
利用74LS160芯片的预置数功能,也可以构成不同进制的计数器。
因为一片74LS160内含有一个四位二进制异步清除计数器,因此需用两片74LS160就可以构成六十进制计数器了,当秒或分十位为0101、个位为1001时,就会向时或分个位产生进位,从而完成时钟功能。
其电路框图如下:
3.3.274LS160构成小时的二十四进制计数器
时计数器是一个24进制计数器,即当数字钟运行到23时59分59秒时,秒的个位计数器再输入一个秒脉冲时,数字钟应自动显示为00时00分00秒。
二十四进制计数器,也是用两个74LS160集成块来实现的,方法与六十进制计数器大同小异,但其要求个位是十进制,状态变化在0000~1001间循环,十位是二进制,状态变化在0000~0010间循环,显示为0~23时。
当时十位QDQCQBQA=0010、时个位QDQCQBQA=0011时,就会自动显示为00时00分00秒。
其电路框图如下:
译码驱动器及显示数码管
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。
在此选用74LS48驱动器。
数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计选用的是(LED)数码管。
74LS48的管脚排列如图所示。
该器件输入信号为BCD码,输出端为a、b、c、d、e、f、g共7线,另有3条控制线、、。
端为测试端。
在端接高电平的条件下,当=0时,无论输入端A、B、C、D为何值,a~g输出全为高电平,使7段显示器件显示“8”字型,此功能用于测试器件。
端为灭零输入端。
在=1,条件下,当输入A、B、C、D=0000时,输出a~g全为低电平,可使共阴LED显示器熄灭。
但当输入A、B、C、D不全为零时,仍能正常译码输出,使显示器正常显示。
端为消隐输入端。
该输入端具有最高级别的控制权,当该端为低电平时,不管其他输入端为何值,输出端a~g均为低电平,这可使共阴显示器熄灭。
另外,该端还有第二功能——灭零信号输出端,记为。
当该位输入的A、B、C、D=0000且时,此时输出低电平;若该位输入的A、B、C、D不等于零,则输出高电平。
若将与配合使用,很容易实现多位数码显示时的灭零控制。
例如对整数部分,将最高位的接地,这样当最高位为零时“灭零”,同时该位输出低电平,使下一位的为低电平,故也具有“灭零”功能;而对于小数部分,应将最低位的接地,个位的端悬空或接高电平,低位的接至高位的。
4.1校时电路
校时电路功能:
时钟出现误差时对时间进行校准,可以实现单独对分和小时进行校对。
校时电路的实现:
时钟出现误差时,需校准。
校对时间总是在标准时间到来之前进行,一般分四个步骤:
首先把小时计数器置到所需的数字;然后再将分计数器置到所需数字;在此同时或之后,应将秒计数器清零,时钟暂停计数,处于等待启动;当选定的标准时刻到达的瞬间,按起动按钮,电路则从所预置时间开始计数。
由此可知,校时电路应具有预置小时,预置分、等待启动、计时四个阶段,此校时电路用与非门74LS00和74LS04实现。
按动校时开关强制输入一个计数脉冲。
从而改变时间。
在小时校正时不影响分和秒的正常计时,在分校时不影响秒和小时的正常计数。
校时电路具体如下:
4.2音响电路
音响电路有,三极管放大电路组成,其电路图如下:
4.3功能扩展电路的设计
仿广播电台整点报时电路的设计
当始终运行到XX时59分50秒时,仿电台报时开始,51、53、55、57秒为512Hz驱动的喇叭低音响一秒钟,59秒为1024Hz高音,响一秒钟结束正好是整点。
4.4用门电路构成
当分和秒计数器计到59分50秒时,“分”十位QDQCQBQA=0101,“分”个位QDQCQBQA=1001,“秒”十位QDQCQBQA=0101,“秒”个位QDQCQBQA=0000,从59分50秒到60分0秒(0分0秒),只有“秒”个位在计数,最后到整点时全部置“0”,从图中可以看出在59分50秒到59分59秒,门2的输入全为高电平,门3输入除“秒”个位QA外也是高电平,那么当秒个位QA=1(QA=0)时门3输出高电平,这个时间正对应是50秒、52秒、54秒、56秒、58秒。
在这几个时间上,500HZ的振荡信号可以通过门1,再经过门4送出音响电路,发出五次音响。
而当时间达到整点时,门3输出为0,500HZ的信号不能通过门1。
此刻在分十位有一个反馈归零信号QCQB,把它引来触发由门6、门7构成的基本RS触发器并使门6的输出为高电平“1”,这时1KHZ振荡信号可以通过门5,再经门4,送入音响电路,在整点时,报出最后一响。
触发器的状态保持1S时间后被“秒”个位QA作用回到零,整个电路结束报时。
报时所需的500HZ和1KHZ信号可以从分频电路中取出,频率分别为512HZ和1024HZ。
电路图如下:
梯形图如下:
电路的安装与调试
4.1电路的安装过程
(1)连电路之前要先做好一切准备,如:
先检查一下面包板是否完好,整理好要用的实验工具,再将要用到的芯片按类型分类,要用的电阻和电容按型号按大小和型号分类,这样在连接电路的时候又方便又不容易出错。
(2)开始连接电路,电路连接要求导线要横平竖直并且最好不交叉,所以要先考虑好电路的布局后根据电路连接合理的插接芯片,插芯片的时候也要注意,要把所有的管脚都插进去后要均匀平稳的按下去,拔芯片的时候也是要平稳,以免折断管脚。
(3)连电路是要分局部连接,每一个功能模块要分开接,这样连出的电路出了什么错误就比较容易发现并改正。
4.2电路的调试过程
(1)用示波器来检测石英晶体振荡器的输出波形和频率,晶振正常的输出频率应该为32768Hz。
(2)将频率为32768Hz的信号送入分频器,并用示波器检查各级分频器的输出频率是否符合设计要求。
(3)将74LS90二分频产生的秒脉冲信号分别送入时、分、秒计数器,检查各级计数器的工作情况,正常的情况下应该是分、秒为60进制,小时为24进制,并检查个进制之间的进位是否正确。
(4)观察并检测校时电路的功能是否满足校时要求,即分和时可以单独校正,互不影响。
(5)数字钟的以上基本功能可以实现以后,再检测扩展电路,即整点报时电路的功能实现:
利用此设计的校时功能,将
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 石英钟 论文
![提示](https://static.bdocx.com/images/bang_tan.gif)