十大笔试.docx
- 文档编号:6207740
- 上传时间:2023-01-04
- 格式:DOCX
- 页数:17
- 大小:31.67KB
十大笔试.docx
《十大笔试.docx》由会员分享,可在线阅读,更多相关《十大笔试.docx(17页珍藏版)》请在冰豆网上搜索。
十大笔试
----------------笔试—面试题集锦10
rickyice发表于2006-11-109:
44:
00
士兰微电子网上笔试试题
3、如不能参加现场招聘的同学,请将简历和答卷邮寄或发e-mail的形式(请注明应聘标
题)给我们,以便我们对您作出客观、全面的评价。
第一部分:
基础篇(该部分共有试题
8题,为必答题,每位应聘者按自己对问题的理解去回答,尽可能多回答你所知道的内容。
若不清楚就写不清楚)。
1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路
相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPG
A等的概念)。
2、你认为你从事研发工作有哪些特点?
3、基尔霍夫定理的内容是什么?
4、描述你对集成电路设计流程的认识。
5、描述你对集成电路工艺的认识。
6、你知道的集成电路设计的表达方式有哪几种?
7、描述一个交通信号灯的设计。
8、我们将研发人员分为若干研究方向,对协议和算法理解(主要应用在网络通信、图象
语音压缩方面)、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术
设计电路(包括MCU、DSP本身)、电路功能模块设计(包括模拟电路和数字电路)、集成
电路后端设计(主要是指综合及自动布局布线技术)、集成电路设计与工艺接口的研究。
你希望从事哪方面的研究?
(可以选择多个方向。
另外,已经从事过相关研发的人员可
以详细描述你的研发经历)。
第二部分:
专业篇(根据你选择的方向回答以下你认为相
关的专业篇的问题。
一般情况下你只需要回答五道题以上,但请尽可能多回答你所知道的
,以便我们了解你的知识结构及技术特点。
)
1、请谈谈对一个系统设计的总体思路。
针对这个思路,你觉得应该具备哪些方面的知识
?
2、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:
y=lnx
其中,x为4位二进制整数输入信号。
y为二进制小数输出,要求保留两位小数
。
电源电压为3~5v假设公司接到该项目后,交由你来负责该产品的设计,试讨论
该产品的设计全程。
3、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流
流向。
简述单片机应用系统的设计原则。
4、请用方框图描述一个你熟悉的实用数字信号处理系统,并做简要的分析;如果没有,
也可以自己设计一个简单的数字信号处理系统,并描述其功能及用途。
5、画出8031与2716(2K*8ROM)的连线图,要求采用三-八译码器,8031的P2.5,P2.4和P
2.3参加译码,基本地址范围为3000H-3FFFH。
该2716有没有重叠地址?
根据是什么?
若有
,则写出每片2716的重叠地址范围。
6、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图。
7、PCI总线的含义是什么?
PCI总线的主要特点是什么?
2.用过的fpga型号、规模
3.fpga内部的主要结构
4.将程序下载到fpga里有哪些方式,jtag有哪几条线
5.fpga和cpld的区别
笔试—面试题集锦9
rickyice发表于2006-11-109:
43:
00
微创智力试题
一楼到十楼的每层电梯门口都放着一颗钻石,钻石大小不一。
你乘坐电梯从一楼到十楼,每层楼电梯门都会打开一次,只能拿一次钻石,问怎样才能拿到最大的一颗?
(去年应聘到微创的S小姐面试遇到的就是这道智力题。
她的回答是:
选择前五层楼都不拿,观察各层钻石的大小,做到心中有数。
后五层楼再选择,选择大小接近前五层楼出现过最大钻石大小的钻石。
她至今也不知道这道题的准确答案,“也许就没有准确答案,就是考一下你的思路,”她如是说。
)
1.U2合唱团在17分钟内得赶到演唱会场,途中必需跨过一座桥,四个人从桥的同一端出发,你得帮助他们到达另一端,天色很暗,而他们只有一只手电筒。
一次同时最多可以有两人一起过桥,而过桥的时候必须持有手电筒,所以就得有人把手电筒带来带去,来回桥两端。
手电筒是不能用丢的方式来传递的。
四个人的步行速度各不同,若两人同行则以较慢者的速度为准。
Bono需花1分钟过桥,Edge需花2分钟过桥,Adam需花5分钟过桥,Larry需花10分钟过桥。
他们要如何在17分钟内过桥呢?
(有个同济的学生写文章说他当时在微软面试时就是碰到了这道题,最短只能做出在19分钟内过桥,微软的人对他讲这样的结果已经是不错的了!
)
2.烧一根不均匀的绳要用一个小时,如何用它来判断半个小时?
(参考答案:
两边一起烧)
3.为什么下水道的盖子是圆的?
(从复旦大学一位计算机系教授那里听来的答案:
因为如果是方的、长方的或椭圆的,那无聊之徒拎起来它就可以直接扔进地下道啦!
但圆形的盖子嘛,就可以避免这种情况了)
4.有7克、2克砝码各一个,天平一只,如何只用这些物品三次将140克的盐分成50、90克各一份?
华为今晚笔试题(海思)
我来回忆吧
FPGA和ASIC的区别
什么是ROM,SRAM,DRAM,特点
给出ASIC的流程让你排序
什么是“线与”逻辑,需要注意什么
137的二进制,八进制,十六进制
卡洛图化简
有四种复用方式,频分多路复用,写出另外三种
三位数据分别写出奇校验和偶校验,并画出实现电路
连续接收三个1输出z=1,其余皆输出0,要求画出mealy状态机
给出一个电路描述其功能,并画出波形
最后一道题编代码写出分频电路,占空比分别为1:
1,1:
3,3:
5,1:
15
大致这么多
笔试—面试题集锦4
rickyice发表于2006-11-109:
42:
00
北京矽正微电子科技有限公司笔试题
[硬件验证部分]
1)实现及验证UART的例子(DUT和所需要的验证文件),要求:
a)描述思路,画出实现框图及主要波形图。
b)实现语言不限,DUT和验证文件所用语言可以不同
c)如果不熟悉UART,可以选择你熟悉的协议。
2)在SystemC的传输级设计/验证的过程中,如果用户想通过波形观察设计验证的行为,
他可以得到event的波形吗?
如何得到?
请写出你的解决方案。
3)简答:
(任选其一)
a)请描述当今主流的几种验证语言及特点,指出其优势及缺陷
b)请讲述assertion在验证中的作用和优势,并简述当今流行的几种assertion及其特点
[软件知识测试]
1.最快的字符串匹配算法是(单选)
A.KMP
B.K&P
C.CMP
D.CNP
2.下列哪些是版本管理工具(多选)
A.cvs
B.bugzilla
C.svn
D.clearcase
3.使用gcc编译,出现unresolvedsymbol,可能的原因是(多选)
A.没有给出-o
B.-I参数中没有指明正确的搜索路径
C.-L参数中没有指明正确的搜索路径
D.-l参数顺序错误
4.下列哪些是C++的关键字(多选)
A.and
B.inline
C.null
D.register
5.哪个字符串定义合法(多选)
A.char*s="aaa";
A.chars[]="aaa";
A.char*s="aa""a";
A.chars[]="aa""a";
NVIDIA笔经--积攒rp
回顾一下,以利后人
笔试分两部分第一部分为技术测试,第二部分为英语
第一部分(凭记忆写吧:
))
1.简单c代码,写输出结果
2.芯片导线延时问题,比如1000um为50ps2000um为?
3.画MOS管结构图标出个部分区域如N+,N-,Channel,substrate,poly-siliconetc
4.画与非门电路和layout
5.两个D触发器和一级buffer组成同步电路给个若干时序数据比如buffer延时,tsetup
thold算总延时
6,两个管子串联,vdd接上管gd和下管g,下管s接地上管s和下管d相连作输出vout求
vout
第二部分
写一段英文,阐述你认为从项目中学习知识重要还是从书本
笔试—面试题集锦6
rickyice发表于2006-11-109:
41:
00
面试25题系列第一辑
1 什么是Setup 和Holdup时间?
建立时间(Setup Time)和保持时间(Hold time)。
建立时间是指在时钟边沿前,数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
见图1。
如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。
图1 建立时间和保持时间示意图
2什么是竞争与冒险现象?
怎样判断?
如何消除?
在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法:
一是添加布尔式的消去项,二是在芯片外部加电容。
3 用D触发器实现2倍分频的逻辑电路?
Verilog描述:
module divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
if ( reset)
out <= 0;
else
out <= in;
assign in = ~out;
assign clk_o = out;
endmodule
图形描述:
4 什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上,要用oc门来实现,由于不用oc门可能使灌电流过大,而烧坏逻辑门。
同时在输出端口应加一个上拉电阻。
5 什么是同步逻辑和异步逻辑?
同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
6 请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器)。
7 你知道那些常用逻辑电平?
TTL与COMS电平可以直接互连吗?
12,5,3.3
TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的。
CMOS输出接到TTL是可以直接互连。
TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
8 可编程逻辑器件在现代电子设计中越来越重要,请问:
你所知道的可编程逻辑器件有哪些?
PAL,PLD,CPLD,FPGA。
9 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
module dff8(clk , reset, d, q);
input clk;
input reset;
input [7:
0] d;
output [7:
0] q;
reg [7:
0] q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmodule
10 设想你将设计完成一个电子电路方案。
请简述用EDA软件(如PROTEL)进行设计(包
括原理图和PCB图)到调试出样机的整个过程。
在各环节应注意哪些问题?
电源的稳定上,电容的选取上,以及布局的大小。
阅读全文(305)|回复(0)|引用通告(0)|编辑
笔试—面试题集锦5
rickyice发表于2006-11-109:
40:
00
扬智电子笔试(硬件)题目
第一题:
用mos管搭出一个二输入与非门。
第二题:
集成电路前段设计流程,写出相关的工具。
第三题:
名词IRQ,BIOS,USB,VHDL,SDR
第四题:
unix命令cp-r,rm,uname
第五题:
用波形表示D触发器的功能
第六题:
写异步D触发器的verilogmodule
第七题:
WhatisPCChipset?
第八题:
用传输门和倒向器搭一个边沿触发器
第九题:
画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱。
intel笔试题?
(转载)
1。
画出DSP的大致结构,并说明各部分功能?
2。
给出CPU两种结构,让你分析优缺点;
3。
请给出除了冒泡法以外的任何一种排序方法(至少一种);
4。
FFT变换算法;
5。
有一天平,要求能够称出1—1000克之间所有的重量,问你最少需要多
少个砝码?
(key:
7个)
6。
双绞线传输的信号有几种状态?
各位微电子的xdjm接招
1.在学校没有什么压力.//呵呵...自己做的东西没有人来check,可以随便混
学东西往往追求表面化,概念化,没有沉入下去.//可能是自己在学校里太浮躁了
2.公司里其实硬件条件还没有学校好,PC,工作站,Tools,一般公司都还比不过学校.
个人感觉学校里缺乏真正能做项目的人,自己摸索点象样的东西出来就要毕业了,知识没有传承下来.公司里一般菜鸟的疑惑还是可以得到满意的解决.//不同学校的情况不一样,我说的是交大的情况.
3.学校里有internet,有friend,有love,...通常都是玩的时间多,花在思考问题上的时间精力少.ic设计公司一般nointernet,单身汉出来nolove(呵呵...没出来的兄弟们还是赶快在学校搞定),整天只有coding,simulation,circuit...再笨的人过段时间也能做点象样的事情.//主观因素,呵呵...
4,为什么mos管的阈值电压随着沟道长度L的减少而降低?
随着沟道宽度W的减少而升高?
vth同时很难定义的,一种定义是当界面的电子浓度等P型衬底的多子浓度的栅压;一种是使表面势从finF变到-finF的栅压。
因此是可以形成沟道的镜像电荷中定义出来的。
当沟道长度很小时,S和D的镜像电荷分担了一部分形成沟道的镜像电荷。
使得所需要的栅源电压减小,因此阈值电压也随之减小。
只是从器件物理的角度考虑。
至于后面一个问题并没有思路。
5,当MOS管的沟道长度逐步缩小时会出现什么问题?
简要说明。
会引起各种短沟道效应
1)速度饱和效应
因为电源电压没有按相同比例缩小而引起电场增大,达到一个成都。
V会达到一个饱和值,此时可推导I-V特性,I不再与过驱动电压的平方成正比,而直接与其呈线性关系,甚至与L无关。
2)热载流子效应
VDS很大时,短沟道MOS会产生很大的场强。
平均速度居然达到饱和。
但是瞬时速度会不断增大,不仅会出现漏区的碰撞电离,产生漏-衬电流,还有可能注入栅氧,产生栅电流。
3)输出阻抗变化
短沟道MOS中,VDS增大,DIBL效应导致VTH减小,漏电流增大,RO减小,使得综合沟道长度调制效应,保持一个恒值。
VDS再增大,热载流子效应产生漏-衬电流,大大降低RO。
4)阈值电压变化
考虑到亚阈值特性,阈值电压有个下限,只就限制了按比例缩小VTH,还有常说的DIBL效应。
6,双极和MOS集成电路在设计方法上各有何特点?
简要说明他们的区别。
双极只能通过改变偏置电流值来进行设计,MOS可以通过尺寸和偏置电流的方面进行设计。
7,简要说明在模拟和数字集成电路中,MOS和双极各有和优缺点。
MOS优点:
适合设计低功耗电路,抗干扰能力比较强,可以按比例缩小
缺点:
放大性标志参数不够大,速度不太高
双极优点:
值比较大,放大能力较大,速度快
缺点:
寄生效应显著,共浩大,不能按比例缩小
8,简要说明集成电路的争相设计过程?
目前主要流行的设计工具有哪些?
各有什么特点?
功能定义——〉设计输入(verilog,composer,designcompiler)-——〉行为级仿真(verilog-xl,vss)——〉逻辑综合(designcompiler)——〉优化(designcompiler)——〉混合仿真(verilog-xl,vss)——〉测试生成(scan/atpg testcompiler)故障模拟(ikos,verifault)——〉混合仿真(verilog-xl,vss)——〉网表输出(designcompiler)——〉自动布局布线(preview,silicanensemble)——〉版图验证(drc,erc,lvs,lpe,pre)后模拟(混合仿真)(verilog-xl,vss)——〉掩膜制备——〉芯片制造——〉芯片测试
FPGA
FieldProgrammableGateArray
现场可编程门阵列
full-customdesignapproach
全定制设计方法
SOC
SystemonChip
片上系统
SiliconWafer
硅晶圆
etching
刻蚀
载流子carrier
能带energyband
扩散diffusion
短沟道效应short-channeleffects
深亚微米技术DST
笔试—面试题集锦2
rickyice发表于2006-11-109:
39:
00
一下试题只是硬件工程师的笔试题
1二进制数10101110分别写出一下要求的十进制数
1)无符号2)有符号3)补码
00110010.11写出十进制是多少?
2什么是通信中的DFTFFT?
有什么作用优点?
有那些基本算法?
如果你是自己设计,你会使用哪些基本指令?
3什么是格雷码?
4什么是相对跳转指令?
5一个小球从一米高的地方落下来,每次反弹的高度是上一次的一半
问小球经过的总路径?
重力做功多少?
6nyquist定理的内容是什么?
简单说明理由?
7说明同步复位和异步复位各有什么缺点?
你有什么办法可以解决?
81)简单说明运算放大器的超前补偿和滞后补偿的原理
2)运算放大器有那几部分组成?
各级之间有那几种耦合方式?
并且简要说明优点缺点。
VIA笔试题(physicaldesign/CADengineer)
共五道题,大致如下:
1.图示从RTLsynthesis到tapeout之间的设计flow,并列出其中各步使用的tool.
2.用perl或TCL/Tk实现一段字符串识别和比较的程序.(唉,都不懂)
3.画出一种CMOS的D锁存器的电路图和版图.
4.解释setuptime和holdtime的定义和在时钟信号延迟时的变化.
5.解释latch-up现象和Antennaeffect和其预防措施.
刚才接到intel的电话面试
是一个做test的intern
一开始我莫名其妙,^_^,听了是intel,心里有些慌,还正在打着战机1945呢……
先让我介绍一下自己,然后问了四个问题,sram和dram区别,pn结的工作机理
主板上南桥芯片和北桥芯片的功能,还有pc和服务器的区别。
前面两个问题还以答几句,后面两个问题一点都不清楚,只是知道大概,没有敢乱说
整个过程是英语
tridentDFTEngineer面经
1.只用NAND能不能表示一个逻辑表达式
2.NOT(AORB)=NOT(A)ANDNOT(B)
3.如果没有三态BUF,可不可以用MUX代替来消除总线冲突
4.同步时序电路有没有竞争冒险
5.HOLDTIME是不是电路能工作最快频率的制约因素
6.插入SCAN-CHAIN能不能改善chip内部的可观察性
7.(101.1)binary=(5.5)dec
8.如果用微码是不是比FSM要更多的时钟周期
9.Adder,XOR,Latch哪个是时序器件
etc.都不是很难
笔试—面试题集锦1
rickyice发表于2006-11-109:
27:
00
briny应聘试题汇总
1.说出RC振荡器的构成和工作原理.(见高频书)
2.SDH是什么?
(同步数字分级结构)
3.共模、差模是什么?
画出差分电路的结构.(高频书)
4.a=5;b=6;a+=b++;执行结果是什么?
(a=11;b=7)
5.TDM是什么?
CDMA是什么?
(时分复用\码分多址)
6.采样定理是什么?
(略)
7.香农定理是什么?
(C=H*ln(1+S/N))
8.计算机的中断有哪几类?
(我至今仍不知道)
中兴常问问题指南(转)
1.数组越界;
2。
进程与线程的区别
3。
进程间合作共享的机制
4。
冒泡排序法
5。
软件工程有哪几步,黑盒与白盒的区别;
6。
如何截取系统的消息,用何函数?
7。
香农定理
8。
如何查找关键字。
(编译)
9。
protect的变量要注意权限。
10。
数据库有哪几种?
第三范式是什么?
11。
你以前做过什么工程,或程序,介绍。
中兴应聘硬件
B:
你觉得自己做这个工作有什么优势?
B:
如果公司安排的工作与你的志愿不一致怎么办?
B:
8031有几根管脚?
几个口?
几个IO口?
多少内存?
B:
如果现实和理想有差距怎么办?
A:
你数据结构怎么不及格?
A<->B:
你还有问题吗?
然后,他们找来了C,一个看上去很牛的家伙。
C:
你觉得自己做这个工作有什么优势?
C:
你要留上海,还是愿意去深圳工作?
接下来的时间里,他就在和我聊天了。
感觉没有什么困难,关键是不能慌。
回来想想B的问题,真是好笑死了。
但在当时
,真是有点闷住了,没有准备充分。
个人感觉,如果是本科生,就一定要突出自己的实践经验。
他们好像不很在意成
绩。
奇码笔试题
1.画出NMOS的特性曲线(指明饱和区,截至区,线性区,击穿区和C-V曲线)
2.2um工艺下,Kn=3Kp,设计一个反相器,说出器件尺寸
3.说出制作N-well的工艺流程
4.雪崩击穿和齐纳击穿的机理和区别
5.用CMOS画一个D触发器(clk,d,q,q-)
6.翻版图
笔试—面试题集锦8
rickyice发表于2006-11-109:
42:
00
世芯电子(上海)的笔试题ASICdesign
quiz:
1.Whendiesizeincreaseswaferyield(#ofgooddies/wafer)decreasesatthera
teequalsdiesize/totalwaferarearatio.Trueorfalse?
Why?
2.BestwaytododesignistodesigntotypicalSPICE&timingmodelsandaddma
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 笔试