dsp读书笔记.docx

dsp读书笔记.docx

《dsp读书笔记.docx》由会员分享，可在线阅读，更多相关《dsp读书笔记.docx（17页珍藏版）》请在冰豆网上搜索。

dsp读书笔记

襄樊学院

物电学院

DSP读书笔记

题目1：

DSP在加速度计测试中的应用

题目2：

DSP多路数据采集系统的设计与实现

题目3：

扬声器音质测试系统的设计

题目4：

DSP的电网谐波分析仪的设计

题目5：

DSP的远程火灾监控系统设计

班级：

电子信息工程0811班

学号：

******

姓名：

******

DSP在加速度计测试中的应用读书笔记

题目:

DSP在加速度计测试中的应用*

作者:

王健,张志文,郭全民

期刊号:

1000-5714

时间:

2006年4月

页数:

3

摘要：

克服等精度测频法在提高频率测量精度时必需提高有源晶振频率的弊端,设计了一种基于DSP技术的频率测量仪.采用DSP锁相环技术（PLL）,将外部输入时钟频率提高5倍,作为时标信号;通过DSP片上高速定时器完成采样速率设定功能;利用外部CPLD构成两个32位高速计数器和计数器开闭控制电路.克服了等精度测量法测量频率的难点,有效地解决了加速度计测量中频率测量的关键问题.使频率测量精度达到10-8,经实际使用,效果良好.

关键词:

锁相环（PLL）技术;数字信号处理器（DSP）;加速度计;频率测量

论文中提出的问题（背景）：

加速度计是航空兵器武器制导系统中的重要部件,产品生产过程中需要对其进行模型方程系数、长期稳定性、温度系数、0g和1g稳定性、阀值（分辨率）、0g和1g启动重复性等多项性能指标进行测试,从而对产品进行总体性能评估.测试这些性能指标的关键点和难点就是对加速度计输出信号频率进行精确测量.

如何解决存在的问题：

我们知道直接测频法由于存在±1的待测信号误差,无法满足加速度计的测量要求.等精度测量法[122]需要一个高稳定度的时标信号,对于每秒一次的采样速率,当频率测量精度为10-8时,要求时标信号频率为100MHz.目前市场上频率为100MHz,准确度为10-9有源晶体的价格约是人民币八千元,而同样准确度,频率为20MHz有源晶体价格只需要人民币二千元.数字信号处理器（DSP）TMS320VC5402内部的锁相环（PLL）电路,不仅具有倍频功能而且还具有信号提纯功能,通过硬件或软件编程,可将外部输入时钟频率提高1~15倍,DSP的主频时钟信号CLKOUT就是一个高稳定度的时钟源[324].由于DSP具有特殊的锁相环电路,由DSP组成频率测量系统,可以大大降低外部，有源时钟频率,从而降低系统成本;另外由于DSP内部具有20位定时/计数器,可方便地实现加速度，测量时对采样速率的设定功能;DSP数据处理功能与CPLD的逻辑控制功能相结合,是实现加速度计测量系统高速高精度频率测量的最佳组合。

测量原理

测量原理如图1所示.在T0时刻使计数器COUNT0和COUNT1清零,时间闸门T=1,在经放大整形后的待测信号Fx上升沿到来之前Q=0,有门控端的计数器COUNT0和COUNT1均不计数,保持为0.

在T1时刻,当Fx上升沿到达,Q=1,计数器门控信号GATE0=GATE1=1,计数器开始计数.随着计数增加,当时间闸门T到达时（T2时刻）,T=0,在Fx的下一个上升沿到来之前,Q=1,计数器仍然计数,当Fx下一个上升沿到达时刻（T3时刻）,Q=0,计数器门控信号GATE0=GATE1=0,计数器停止计数,同时产生中断INT信号,这时计数器的计数器值分别为Ns、Nx.上述分析的时序如图2所示,由此可得被测信号频率为Fx=（Nx/Ns）×Fs

（1）式中:

Nx为COUNT1计数值;Ns为COUNT0计数值Fs为时标信号频率.

设计框图及实现

图3为测试系统主系统框图.图中CPLD各模块用硬件描述语言VHDL描述,通过EDA工具进行编译、仿真、延时分析,最后下载到CPLD芯片.将CPLD芯片与DSP最小系统、LCD、键盘、被测信号放大整形电路等连接,通过DSP仿真器进行仿真,最终完成设计[526].其工作过程表述如下图所示，使VC5402引脚CLKMD1=CLKMD3=0,CLKMD2=1,则PLL倍频系数为5.

实验结果分析

为了验证理论设计,对系统进行实际测试.选用Agilent33250A型信号发生器,在0.1Hz~100MHz频率范围,信号发生器输出一组标准的TTL脉冲信号作为被测信号,系统采样速率设为每秒一次.通过实验看出当被测信号周期小于一个采样周期时,频率测量精度与被测信号频率无关！

5.优点：

设计的DSP测频系统的有点有：

成本低,集成化程度非常高,可广泛应用在其他领域的频率测量方面，也可以作为嵌入式系统来应用.本系统测量精度可达10-8,频率测量范围0.1Hz~130MHz.

DSP多路数据采集系统的设计与实现读书笔记

题目:

DSP多路数据采集系统的设计与实现

作者:

陆广平、卜迎春

期刊号:

1000-7024

时间:

2010年3月

页数:

4

摘要：

根据设计要求提出系统总体设计方案，系统采用高速A/D转换器和DSP芯片，设计出多路数据采集系统的硬件电路，结合相关的软件，对采集的数据处理后用CCS5000在计算机上实时显示数据处理后的多通道波形图。

实验结果表明，该

系统工作稳定，实现了对不同采集信号的实时处理，根据输出要求的不同设计对应的程序，因此可以在工业生产过程中使用该系统。

关键词：

数字信号处理器;数据采集系统;模数转换芯片;实时数据处理;闪存

论文中提出的问题（背景）：

数据采集系统首要任务是将传感器采集到的信号调理后进行模数转换，而数据采集是获取信息的重要手段，在生产过程、科学研究等领域中发挥着及其重要的作用，由于现代工业生产和科学研究对数据采集的要求日益提高，在瞬态信号测

量、图像处理等一些高速、高精度的测量中，信号的幅值和频率非常快，如何将这些高速变化的模拟信号采集到计算机中是迫切需要解决的实际问题，高速多通道A/D转换芯片的出现，为高速数据采集提供了有力的基础。

采集后的信号用数字信号处理器DSP（digitalsignalprocessing）处理，DSP是利用专用处理器或计算机，以数字的形式对信号进行采样、变换、滤波、增强、压缩、识别等处理，以得到符合人们要求的信号形式，数字信号处理器DSP的飞速发展，为数字信号处理的研究与应用打开了新局面。

如何解决存在的问题：

本文采用高性能的A/D转换芯片和TMS320VC5416设计数据采集系统，对各种输入信号进行采集，采集后的数据只要根据要求修改相对应的计算机处理程序，处理后的输出数据经过D/A转换后用以控制实际的工业现场.

多路数据采集的硬件设计

数据采集相关知识的介绍数据采集是模拟信号数字化处理的第一个环节，采集后

的信号经幅度量化编码得到数字信号，通过计算机进行相应的数据处理和计算，在计算上可以显示处理后的数据或结果，用以实现对某些物理量的监控，或将数据用于工业生产现场的过程控制。

在进行数据采集时，模拟信号变成数字信号是通过抽样来完成的，一个连续的模拟信号x（t），通过一个周期为T，开关闭合时间为的抽样器后，在输出端得到时间上离散的脉冲信号x（nT）的过程称为抽样过程，如图1所示。

HPI数据引脚配置为通用目标I/O引脚的介绍本系统设计没有用可编程逻辑控制器分配地址，通过将HPI的8位双向数据总线配置为通用目标I/O（GPIO）引脚，硬件设计简单方便，这一特征只能在禁止HPI时才有效，复位时HPIENA引脚驱动为低电平时禁止HPI。

两个存储器映射寄存器可以用来控制HPI数据引脚的GPIO功能，它们分别是通用目标I/O控制寄存器（GPIOCR）和通用目标I/O状态寄存器（GPIOSR）。

GPIOCR的方向位（DIRx）用于配置HD0~HD7为输入或输出。

只有具有两个片内定时器的DSP芯片才有定时器1输出位（TOUT1），并且该输出位可以是定时器1输出到HINT引脚。

当HPI被使能时，TOUT1位和DIRx

位强制为0，并且HD0~HD7被配置为输入。

GPIO引脚（HDn，n=0~7）的状态可以使用通用目标I/O状态寄存器（GPIOSR）的各位来监测。

当HDn引脚配置为输入时，可读取GPIOSR的相应位来确定该引脚检测到的逻辑值。

类似地，当HDn

配置为输出时，该引脚所驱动的逻辑值写到GPIOSR的相应位。

多路数据采集系统硬件电路设计

利用TMS320VC5416实现多路数据采集的硬件电路如图2所示，图2中AM29LV800以及74LVTH16245的数据线D0~D15直接与TMS320VC5416的数据线D0~D15相连；AM29LV800的地址线A0~A18直接与TMS320VC5416的地址线A0~A18相连；ADS7864Y的通道选择线接TMS320VC5416的A0~A2。

R/W是

TMS320VC5416的外部设备读/写控制线，它用来对外部存储器及数据进行读/写操作。

将TMS320VC5416的HPIENA接地使HPI功能被禁止，此时HD0~HD7

为可编程的通用I/O，复位时，DSP采样HPIENA以决定HPI是否使能利用TMS320VC5416的HD0~HD7来控制AM29LV800、ADS7864Y的片选信号以及选通74LVTH16245的OE1、OE2、T/R1、T/R2信号。

TMS320VC5416的握手信号XF与ADS7864Y的相连。

TMS320VC5416采用双电源供电，内核电源是1.6V，接口电源是3.3V，所以与TMS320VC5416连接的器件最好选用供电电源为3.3V的器件[7]。

74LVTH16245就是一款3.3V供电的器件，因而大大简化了硬件接口电路的连接。

TLC2274的1IN+、2IN+、3IN+、4IN+分别作为四路模拟信

号的输入端AIN3、AIN4、AIN1、AIN2，四路模拟信号经过放大后从1OUT、2OUT、3OUT、4OUT输出后分别进入ADS7864Y的B0、B1+、C0-、C1，当管脚为低时四路模拟信号进行同步模数转换，转换结束后当、为低电平时16位数据DB0~DB15进入收发器74LVTH16245的B0~B15然后从A0~A15TMS320VC5416D0~D15进行数据处理。

数据被临时存放在DRAM的从2000h开始的地址单元中，处理结束后数据被存放在DRAM的从4000h开始的地址单元中。

通过CCS开发环境可以在计算机上显示四路波形信号。

系统流程图

系统程序采用中断程序设计，定时器设置采样时间为15.625KHz（64微妙），采样通道设置为B0-、B1+、C0-、C1+。

系统的程序流程图如图3所示。

由于系统的时钟频率为8MHz，根据定时器的公式=时钟周期（TDDR+1）（PRD+1）。

选择合适的参数得出采样周期=181062256=64us.即定时器设置采样时间为15.6525KHz（64us）。

优点:

本文提出了基于DSP的多路数据采集系统，根据设计要求合理选择DSP和A/D芯片，详细地介绍了数据采集系统的软硬件设计方法，利用DSP芯片内部的数字接口，将DSP技术应用于高速数据采集，对四路模拟信号同时采集，采集后的信号进行实时处理，将采集到的大量信号高速可靠地传给主控计算机以作进一步的分析处理，然后在计算机上实时显示四路数据处理前后的数据和波形，系统采用高速A/D芯片提高了系统的高速数据的实时采集和实时数据处理的能力，为以后的工作提供了便利。

扬声器音质测试系统的设计读书笔记

题目:

扬声器音质测试系统的设计

作者:

郭金柱、马晓建、张侃旻

期刊号:

1002-8684

时间:

2010年9月

页数:

4

摘要：

针对目前扬声器音质测试系统存在的功能价格等方面的问题，设计了一种扬声器音质测试系统。

该系统采用DSP设计信号发生器，使用数据采集卡对声波信号进行采集，利用计算机进行信号分析与特征提取，并根据特征参数对扬声器的音质进行判断。

该系统除可以测试扬声器的各项传统指标外，还可进行纯音检测。

该系统可靠、稳定，具有较高的性价比。

关键词：

扬声器；音质测试；McBSP；信号发生器；数据采集卡

论文中提出的问题（背景）：

扬声器是一种把电信号转变为声信号的换能器件，其动态性能直接影响声音质量。

因此，为了确保扬声器的品质，对扬声器进行动态测试是各生产厂家普遍采用的方法。

扬声器测试方法主要是测试扬声器的各种性能指标，如频率响应曲线、f（x）等，而纯音检测主要是以扫频器激励，人工检听为主，尽管国外也有基于计算机的纯音测试系统，但价格昂贵。

设计一款可靠、稳定、性价比高的扬声器测试系统，并将其应用于生产和研发，将大大节省扬声器生产厂家的成本，提高经济效益。

如何解决存在的问题：

本系统由信号发生器、功放电路、传声器、信号放大器、数据采集卡及计算机组成.采用TI的TMS320C6711设计信号发生器，其产生的信号经D/A转换后激励扬声器；计算机通过RS-232与TMS320C6711的McBSP进行通信，以控制信号发生器。

数据采集卡采用PCI2002采集卡。

经系统测试后，发现比以往的总谐失真度相比较小，纯音性能比较好。

系统原理图如图所示：

系统硬件设计

硬件电路设计的核心是TMS320C6711McBSP与计算机RS-232的接口设计、McBSP与DA转换器件PCM3002的接口设计和TMS320c6711与RAM的接口。

为满足测试需求，还需设计功放电路及信号放大器。

3.1McBSP与RS-232以及McBSP与PCM3002的接口设计TMS320C6711通过McBSP0与计算机的RS-232进行通信，通过McBSP1与PCM3002进行输出，通过RAM来存储通信及输出过程中接受和发送的数据。

设计框图如图2所示。

PCM3002是TI公司推出的16/20位立体声音频编解码芯片，是低功耗单片立体声音频编解码器，具有单极性模拟电压输入输出。

TMS3206711通过EMIF（ExternalMemoryInterface）扩展RAM空间。

TMS3206711提供了与目前有类型存储器相连接的标准借口，如SB-SRAM，SDRAM，SRAM，ROM等，本设计中使用的是2片8MByte的SRAM（HY57V281620ALT）。

功放电路设计

本系统采用LM4952来设计功放电路。

LM4952是一款专为小型高功率音频系统而设计的Boomer双通道音频功率放大器芯片，具有直流音量控制功能。

采用12V的直流电供电。

LM4592工作在VDD=12V，RL=4Ω，POUT=2W时，在频率f为20Hz～20kHz时，THD+N为0.07%～1.00%；工作在VDD=12VRL=4Ω，fIN=1kHz时，在输出功率为10mW～2W时，THD+N为0.06%～0.18%。

具体实现电路如图3所示，调节R7的阻值即可实现增益的调节。

信号放大器电路设计

本系统采用OPA2376来设计信号放大器。

OPA2376是一款具有e-Trim修整技术和低噪声的单电源运算放大器。

采用5V的直流电供电。

OPA2376工作在VS=5V，Gain=10时，在频率f为20Hz～20kHz时，THD+N为0.003%。

具体实现电路如图4所示，调节R2与R5即可实现增益的调节。

系统软件设计

本设计的软件部分由3个模块构成，分别为DSP程序模块、声波信号采集及分析处理模块、串口通信、及扫频模块。

DSP程序模块

DSP程序模块由正弦信号发生程序及DSP与计算机通信程序构成。

利用DSP的计算能力直接产生正弦波，经PCM2002D/A转换后激励扬声器。

DSP与计算机通过串口进行通信。

程序流程图如图5所示

优点:

本文提出并实现了采用DSP和计算机的一款扬声器音质测试系统，以计算机及DSP为核心，采用高性能的数据采集卡，开发了一款稳定、可靠、性价比高的扬声器音质测试系统。

随着日后系统功能的完善及性能的提高，该系统将具有广泛的应用前景。

基于DSP的电网谐波分析仪的设计读书笔记

题目:

基于DSP的电网谐波分析仪的设计

作者:

梁玉红

期刊号:

1673-1980

时间:

2010年8月

页数:

4

摘要：

基于FFT谱分析的电网谐波分析仪设计原理，设计以DSP为核心的系统硬件、以FFT算法为主的系统软件。

对DSP（TMS320LF2407）实现FFT算法中出现运算中的溢出、抗泄漏效应和抗混叠效应等现象进行分析，并提出解决方法。

实验运行表明，系统对谐波电参数的测量与分析是可行的，可满足精度和实时性要求。

关键词：

电网；谐波；FFT；DSP；分析仪

论文中提出的问题（背景）：

随着非线性负载（设备）逐年增加，电网中的各种干扰成分也不断增多。

电力系统谐波污染的危害性之一是导致电网的电能质量下降，因此对电网的电压电流波形畸变进行监测分析，是电力系统补偿和治理改善电能质量的出发点和主

要依据。

如何解决存在的问题：

由于低压电网中谐波含量（谐波电压）只有基波的百分之几或千分之几，因此对谐波测量与分析的精度要求很高。

电网中干扰的随机性以及对谐波诊断和治理的实时性要求进行在线实时信号采集、处理和分析，采用DSP设计的FFT谐波测量与分析仪可满足计算精度和检测实时性的要求。

基于DSP的电网谐波分析仪包括谐波检测电路部分，显示和按键部分、以及信号采集、数据处理和FFT分析软件，具有成本低、高性能、使用方便的特点。

系统组成

以TMS320LF2407为核心实现的电网谐波分析仪应该要完成数据采集、1024点FFT运算、频谱分析以及人机接口等几个方面的功能，其各部分组成如图1所示。

系统硬件以DSP（TMS320LF2407）为核心，包括检测电路、flash存储器电路、人机界面等，其中检测电路主要对电网中电流的谐波及无功等分量进行检测，其检测精度及检测实时性决定了系统的有效性，是系统的重要组成部分。

三相电量ua、ub、uc电流量ia、ib、ic经电压互感器和电流互感器降压，然后经前置放大电路将微弱信号放大，同时考虑到抗混叠效应，需在信号预处理部分设置抗混叠滤波器，以滤除高频成分。

低通滤波器主要功能是过滤掉电力线上大于63谐波的高频率干扰信号。

信号调理电路是将正负交流信号加一个直流提升电路，使信号转换为适用于TMS320LF2407所要求处理的0～3.3V单极性的模拟交流信号。

根据本系统快速傅立叶变换（FFT）的基2算法要求，系统对电量信号波形采样点数要满足N=2m，才能满足FFT频谱分析的抗泄漏效应。

系统中锁相环电路的倍频数设置为基频的128倍，硬件上满足了抗泄漏效应的要求。

它能

同步产生脉冲信号，输出到TMS320LF2407的ADCSOC引脚，TMS320LF2407检测到脉冲信号，就启动片内AD模块对6个通道的信号采样，每周期采样128点。

FFT算法处理

对时域信号进行数字频谱分析常用的是离散傅里叶变换DFT。

快速傅里叶变换（FFT）是DFT的一种快速算法，即利用DFT系统WNmλ的对称性、周期性和可约性等性质将长序列的DFT分解为若干个短序列，然后再按一定规则将其合并，从而得到整个的DFT。

按时间抽选的基一2FFT（DTT）是FFT最常用的一种表现形成。

N=4的FFT算法流程如图2所示。

蝶形运算及数据处理

在进行FFT时，需要解决的两个主要问题是整序和蝶形算法。

整序按码位倒置的原理来实现，TMS320LF2407具有反序间接寻址的功能，将AD转换后的数值通过反序排序作为FFT的输入序列，则输出为正序排序。

由于对象为电压量u（t）和电流量i（t），均为实函数，且采用复数128点FFT来实现，因此虚部置0，在内存区开辟256个单元，数据存储以实部、虚部、实部、实部….存放。

每一路信号每周期采样128点，则在进行FFT的基2算法时，蝶形算法是FFT关键，蝶形算法的级数M=log2128=7，因而FFT要分7级进行运算。

由FFT的基2算法的式（4）和式（5）可以实现蝶形运算，如图3所示。

P、Q分虚部为0的复数，P′、Q′为运算后的值，W为旋转因子。

抗泄漏和抗混叠处理

在频域上运用FFT对电力信号进行分析和处理时，必须要解决频谱泄漏和频谱混叠。

本系统采用硬件和软件相结合的办法解决了抗泄漏和抗混叠效应两个关键技术，减少了FFT数据处理带来的误差，提高了系统的精度和准确度。

抗泄漏效应

由于电网基波频率是一个变化量，可能在50Hz频率上下波动。

如果按固定的采样点时间间隔为156.25μs（认为基波频率恒定在50Hz，采样周期为20ms）当采样频率与电网周波不同步时会发生信号的非周期截断，使得用FFT分析频谱时产生泄漏误差，特别是基波分量的泄漏会使相邻谐波分量产生很大误差。

本系统用硬件锁相环电路倍频杯数可以设定为128倍，它随着电网的频率变化而变化，保证一个基波的周期内采样的点数为128点，而不用担心基波的频率波动有多大。

当信号频率变化±5%时，泄漏误差可以小于基波幅值的0.02%。

在软件设计中还采用周期采样数据的矩形窗函数处理方法。

抗混叠滤波技术

在硬件上本系统采用低通滤波器将高于63次谐波的高干扰处滤掉。

在软件上每周期需样点数128点，满足FFT基2算法2N点的要求，这样采用硬件和软件相结合的方法解决了频谱混叠。

由于TMS320LF2407内嵌AD模块转换速度达到500ns，一次转换6个通道不占用CPU的花销时间。

因此软件上采用连续对4个周波信号进行采样，并查看每一个采样数据和一个预定值进行比较，如果高于预定值，就说明这个数值是干扰信号的数据，应将其删除。

将4个周期的采样信号进行平均，这128点平均后作为FFT子模块的输入数据，偏差可以基本抵消。

系统流程图

DSP谐波分析系统软件主要包括FFT运算、频谱分析、LCD显示和键盘控制等几个部分，其键盘控制是用中断的方式实现，其中主程序软件设计流程如图4所示。

主程序功能是：

完成硬件初始化和硬件自检循环；调用AD电压、电流量采样子程序，每周期采样128个点，得到的数据存放在内部的数据存储器中；对于采样的电压、电流数据进行FFT处理，计算出频谱分布和最大谐波次数以及电压量、电流量、有功功率、无功功率、视在功率和功率因数。

在辅助子模块LCD显示子程序可以将以上频谱、谐波次数、功率因数、有功功率、无功功率数值显示在液晶屏。

主程序用C语言来编写，子模块和中断程序采用C2xx汇编语言编程，特别是在DSP数据处理软

优点：

基于DSP的电网谐波分析仪以高性能16位定点DSP芯片TMS320LF2407为核心，充分利用DSP芯片的强大数据处理能力，对采集的数据